[發(fā)明專利]用于通過輸入?yún)?shù)來區(qū)分函數(shù)性能的系統(tǒng)和方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201780055415.0
• 申請(qǐng)日: 2017-08-16
• 公開（公告）號(hào): CN109690497A
• 公開（公告）日: 2019-04-26
• 發(fā)明（設(shè)計(jì)）人: A·亞辛;S·布拉塔諾夫
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): G06F11/30
• 分類號(hào): G06F11/30
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 黃嵩泉;錢慰民

1.一種處理器，包括：

計(jì)數(shù)器，用于對(duì)所述處理器中的事件的發(fā)生進(jìn)行計(jì)數(shù)，并且用于在對(duì)發(fā)生的所述計(jì)數(shù)達(dá)到所指定的值時(shí)溢出；

PEBS處理機(jī)電路，用于生成PEBS記錄并將所述PEBS記錄存儲(chǔ)到PEBS存儲(chǔ)器緩沖器中，所述PEBS記錄包括反映所述處理器的狀態(tài)的至少一個(gè)棧條目；以及

PEBS啟用電路，耦合至所述計(jì)數(shù)器并且耦合至所述PEBS處理機(jī)電路，所述PEBS啟用電路用于使所述PEBS處理機(jī)電路能夠生成所述PEBS記錄并將所述PEBS記錄存儲(chǔ)到所述PEBS存儲(chǔ)器緩沖器。

2.如權(quán)利要求1所述的處理器，其中，所述PEBS記錄進(jìn)一步包括所述處理器的架構(gòu)元數(shù)據(jù)以及所述處理器的寄存器狀態(tài)。

3.如權(quán)利要求1-2中的任一項(xiàng)所述的處理器，

進(jìn)一步包括事件選擇寄存器，所述事件選擇寄存器用于被編程為具有對(duì)應(yīng)于所述事件的事件標(biāo)識(shí)符；并且

進(jìn)一步包括可編程PEBS配置寄存器，所述可編程PEBS配置寄存器用于指定所述PEBS記錄的內(nèi)容。

4.如權(quán)利要求1-2中的任一項(xiàng)所述的處理器，進(jìn)一步包括：

第二計(jì)數(shù)器，包含在所述處理器中，所述第二計(jì)數(shù)器用于生成對(duì)所述處理器中的非精確事件的發(fā)生的第二計(jì)數(shù)，并且用于在對(duì)發(fā)生的所述第二計(jì)數(shù)達(dá)到第二所指定的值時(shí)溢出；

NPEBS處理機(jī)電路，用于生成NPEBS記錄并將所述NPEBS記錄存儲(chǔ)到所述PEBS存儲(chǔ)器緩沖器中，所述NPEBS記錄包括反映所述處理器的狀態(tài)的至少一個(gè)棧條目；以及

NPEBS啟用電路，耦合至所述第二計(jì)數(shù)器并且耦合至所述NPEBS處理機(jī)電路，所述NPEBS啟用電路用于使所述NPEBS處理機(jī)電路能夠在計(jì)數(shù)器達(dá)到第二所指定的值時(shí)生成NPEBS記錄并將所述NPEBS記錄存儲(chǔ)到所述PEBS存儲(chǔ)器緩沖器。

5.如權(quán)利要求1-2中任一項(xiàng)所述的處理器，其中所述事件是非精確事件。

6.如權(quán)利要求1-2中任一項(xiàng)所述的處理器，其中，當(dāng)所述計(jì)數(shù)器從正起始值遞減時(shí)所述所指定的值包括零值，當(dāng)所述計(jì)數(shù)器從負(fù)起始值遞增時(shí)所述所指定的值包括零值，并且當(dāng)所述計(jì)數(shù)器從零起始值遞增時(shí)所述所指定的值包括正值。

7.如權(quán)利要求1-2中任一項(xiàng)所述的處理器，進(jìn)一步包括到第二存儲(chǔ)器的接口，所述PEBS存儲(chǔ)器緩沖器用于被存儲(chǔ)到所述第二存儲(chǔ)器中所包含的PEBS跟蹤文件中。

8.如權(quán)利要求1-2中任一項(xiàng)所述的處理器，其中，所述PEBS存儲(chǔ)器緩沖器包括所述處理器中所包含的高速緩存存儲(chǔ)器，并且所述第二存儲(chǔ)器包括所述處理器外部的存儲(chǔ)器。

9.如權(quán)利要求1-2中任一項(xiàng)所述的處理器，其中，所述PEBS存儲(chǔ)器緩沖器包括所述處理器外部的、并且通過存儲(chǔ)器控制器中樞耦合至所述處理器的存儲(chǔ)器，并且所述第二存儲(chǔ)器包括所述處理器外部的、并且通過輸入/輸出(I/O)控制器中樞耦合至所述處理器的數(shù)據(jù)存儲(chǔ)。

10.一種方法，包括：

將處理器中所包含的計(jì)數(shù)器配置成用于對(duì)所述處理器中的事件的發(fā)生進(jìn)行計(jì)數(shù)，并且用于在對(duì)發(fā)生的所述計(jì)數(shù)達(dá)到所指定的值時(shí)溢出；

將基于精確事件的采樣(PEBS)處理機(jī)電路配置成用于在至少一個(gè)溢出之后生成PEBS記錄，并且用于將所述PEBS記錄存儲(chǔ)到PEBS存儲(chǔ)器緩沖器中，所述PEBS記錄包含在所述溢出之后從棧讀取的至少一個(gè)棧條目；

由PEBS啟用電路使所述PEBS處理機(jī)電路能夠在所述至少一個(gè)溢出之后生成并存儲(chǔ)所述PEBS記錄；

由所述PEBS處理機(jī)電路在所述至少一個(gè)溢出之后生成所述PEBS記錄并將所述PEBS記錄存儲(chǔ)到所述PEBS存儲(chǔ)器緩沖器中；以及

將所述PEBS存儲(chǔ)器緩沖器的內(nèi)容存儲(chǔ)到存儲(chǔ)器中的PEBS跟蹤文件。

11.如權(quán)利要求10所述的方法，所述PEBS記錄進(jìn)一步包含所述處理器的架構(gòu)元數(shù)據(jù)以及所述處理器的寄存器狀態(tài)。