[發(fā)明專利]外延硅晶片的制造方法及半導體器件的制造方法

有效

• 申請?zhí)枺?/td>: 201780055108.2
• 申請日: 2017-08-17
• 公開（公告）號: CN109690738B
• 公開（公告）日: 2023-05-23
• 發(fā)明（設(shè)計）人: 水澤康
• 申請（專利權(quán)）人: 信越半導體株式會社
• 主分類號: H01L21/205
• 分類號: H01L21/205;H01L21/20
• 代理公司: 北京路浩知識產(chǎn)權(quán)代理有限公司 11002
• 代理人: 張晶;謝順星

本發(fā)明是一種外延硅晶片的制造方法，其包括：預先準備試驗用的硅晶片，在該試驗用的硅晶片的表面形成所述多層膜，并測定形成了該多層膜的硅晶片的翹曲方向及翹曲量(Warp)W的工序；以及以使在與所述測定的翹曲方向相反的方向上形成有將所述測定的翹曲量W抵消的翹曲的方式，選擇作為器件形成用基板的硅晶片、和在該作為器件形成用基板的硅晶片上形成的外延層的形成條件，并在所述選擇的外延層的形成條件下在所述選擇的作為器件形成用基板的硅晶片的形成所述多層膜的表面上形成所述外延層的工序。由此，提供一種外延硅晶片的制造方法，其能夠制造使形成多層膜時的翹曲減少的外延硅晶片。

技術(shù)領(lǐng)域

本發(fā)明涉及一種外延硅晶片的制造方法以及半導體器件的制造方法。

背景技術(shù)

作為用于制作半導體集成電路的基板，主要使用通過CZ(Czochralski：切克勞斯基)法制作的硅晶片。在近年來的最尖端存儲器元件中，正在使用一種三維結(jié)構(gòu)的NAND閃存，其為了大容量化和降低比特成本而具有在硅晶片上層疊多層膜的工藝。在工藝的比較初始階段具有層疊幾十組“SiO₂+SiN”膜的工序。在層疊后，有多個如下三維且復雜的工序：直至基板的呈圓柱形進行蝕刻的孔蝕刻工序、在側(cè)壁對多晶硅進行成膜的工序、蝕刻SiN的工序、電極形成工序等，在晶片大幅度翹曲的狀態(tài)下實施各工序成為缺陷的原因。

在專利文獻1的權(quán)利要求8中記載有，在使其向相反方向彎曲的狀態(tài)下，在基板的一方的主表面上使薄膜成膜。但是，在該現(xiàn)有技術(shù)中，為了使其彎曲而進行蝕刻。基于蝕刻的翹曲量的控制需要使蝕刻速度恒定以成為同心圓狀，難以制作抵消成膜造成的翹曲那樣的同心圓狀的翹曲形狀。

另外，在專利文獻2中記載有，預先識別外延晶片的翹曲，并使基板的翹曲方向與在外延晶片成長中產(chǎn)生的翹曲變化方向相反朝向的方向一致，來降低外延硅晶片翹曲的絕對值。就該現(xiàn)有技術(shù)而言，其目的在于，通過分選作為基板的硅晶片的凹凸形狀從而降低晶格失配造成的翹曲，但是難以降低幾百μm大小的翹曲量(Warp)。

現(xiàn)有技術(shù)文獻

專利文獻

專利文獻1：日本專利公開2009-302163號公報

專利文獻2：日本專利公開平成6-112120號公報

發(fā)明內(nèi)容

(一)要解決的技術(shù)問題

圖2是表示在3D-NAND器件的工藝中多層膜層疊于硅晶片(硅基板)上的狀態(tài)的示意圖。在層疊有多層膜的硅晶片1中，在硅晶片(硅基板)2上，SiO₂膜3和SiN膜或多晶硅膜4交替地按照該順序?qū)盈B，而層疊(形成)出多層膜6，所述多層膜6是層疊多組由SiO₂膜3和SiN膜或者多晶硅膜4構(gòu)成的一組“SiO₂+SiN”膜或者“SiO₂+多晶硅”膜5而成的。此外，圖2中的被虛線的四邊包圍的部分是層疊有多組的“SiO₂+SiN”膜或者“SiO₂+多晶硅”膜5中的省略其一部分的部分。

這樣，在3D-NAND器件的工藝中，在工藝初始階段，存在堆積多層“SiO₂+SiN”膜、“SiO₂+多晶硅”膜等薄膜的工序。

已知在該工序中，由于各種薄膜的膜厚、作為基板的Si與膜材料的線膨脹系數(shù)的差、成膜時的本征應力等而使晶片大幅度翹曲。由于之后的工藝在翹曲較大的狀態(tài)下進行，因此會成為器件缺陷的原因。

本發(fā)明是為了解決上述問題而完成的，其目的在于，提供一種外延硅晶片的制造方法，該制造方法能夠制造使形成多層膜時的翹曲減少的外延硅晶片。

(二)技術(shù)方案

為了解決上述問題，在本發(fā)明中，提供一種由硅晶片和形成于該硅晶片上的外延層構(gòu)成、并用于在所述外延層上形成多層膜的外延硅晶片的制造方法，所述制造方法包括：