[發明專利]芯片電阻器及其制造方法

有效

• 申請號: 201780053815.8
• 申請日: 2017-11-30
• 公開（公告）號: CN109690703B
• 公開（公告）日: 2021-06-04
• 發明（設計）人: 木下泰治;田村隆明
• 申請（專利權）人: 松下知識產權經營株式會社
• 主分類號: H01C1/034
• 分類號: H01C1/034;H01C13/00;H01C17/065;H01C7/00
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 韓丁

本公開的目的在于，提供一種能夠抑制長期可靠性的惡化的芯片電阻器及其制造方法。本公開的芯片電阻器具備：由金屬構成的電阻體(11)、和在電阻體(11)的第1主面(11a)的兩端部形成的一對電極(12)。進一步地，具備：第1保護膜(13)，形成于位于電阻體(11)的第1主面(11a)的背側的第2主面(11b)；第2保護膜(14)，在電阻體(11)的第1主面(11a)形成于一對電極(12)之間；和第3保護膜，形成于與流過電阻體(11)的一對電極(12)之間的電流的方向平行的側面。在電阻體(11)的側面設置從電流的流過方向觀察向外側突出的突出部。

技術領域

本公開涉及將各種電子設備中使用的金屬板設為電阻體的芯片電阻器及其制造方法。

背景技術

現有的這種芯片電阻器如圖8以及圖9所示，具備：包含金屬的電阻體1、形成于電阻體1的一面1a的兩端部的一對電極2、形成于與電阻體1的一面1a相反的一側的另一面1b的第1保護膜3、形成于電阻體1的一面1a的一對電極2之間的第2保護膜4、和從一對電極2的露出面到電阻體1的端面形成的鍍覆層5。此外，在電阻體1的側面1c設置有第3保護膜6。

此外，該芯片電阻器的制造方法在棒狀電阻體的一面整面形成第1保護膜3，在棒狀電阻體的另一面等間隔地形成多個電極，在相鄰的電極間形成第2保護膜4之后，在露出的棒狀電阻體的側面形成第3保護膜6，然后，切斷并分割為單片狀。

另外，作為與本申請的發明有關的在先技術文獻信息，例如已知專利文獻1。

在先技術文獻

專利文獻

專利文獻1：JP特開2004-186541號公報

發明內容

上述現有的芯片電阻器的第3保護膜6形成于電阻體1的平整的側面1c。因此，第3保護膜6與電阻體1的粘合性較差。此外，在露出的棒狀電阻體的側面單獨形成第3保護膜6之后，切斷棒狀電阻。這些的結果，第3保護膜6容易從電阻體1剝離。因此，電阻體1從第3保護膜6露出。由此，具有長期可靠性可能惡化的課題。

本公開解決上述課題，其目的在于，提供一種能夠抑制長期可靠性的惡化的芯片電阻器。

為了實現上述目的，本公開在與一對電極間流過的電流的方向平行的電阻體的側面，設置在電阻體的側面從電流的流動方向觀察向外側突出的突出部，通過第3保護膜來覆蓋該突出部的側面。

此外，對片狀電阻體的一主面和處于其相反側的背面的兩方進行蝕刻從而在片狀電阻體設置多個槽部，進一步地，在該多個槽部的內部和片狀電阻體的一主面一體地形成保護部件之后，在相鄰的槽部間等間隔地形成多個電極。

由于在電阻體的側面設置突出部，因此第3保護膜與電阻體的側面的接觸面積變廣。此外，由于將作為第1保護膜、第3保護膜的保護部件從電阻體的一主面形成到槽部內部，因此能夠使保護部件填充于槽部內部。由此，第3保護膜難以剝離。因此，能夠防止電阻體從第3保護膜露出，由此，起到能夠維持長期可靠性的優良效果。

附圖說明

圖1是本公開的一實施方式中的芯片電阻器的側視圖。

圖2是該芯片電阻器的剖視圖。

圖3A是關于該芯片電阻器的制造方法并表示抗蝕劑鍍敷工序的俯視圖。

圖3B是表示該抗蝕劑鍍敷工序的剖視圖。

圖3C是關于該芯片電阻器的制造方法來表示蝕刻工序的俯視圖。

圖3D是表示該蝕刻工序的剖視圖。

圖4A是關于該芯片電阻器的制造方法來表示保護部件形成工序的俯視圖。

圖4B是表示該保護部件形成工序的剖視圖。