[發(fā)明專利]控制流完整性

在審

• 申請?zhí)枺?/td>: 201780053793.5
• 申請日: 2017-08-30
• 公開（公告）號: CN109643346A
• 公開（公告）日: 2019-04-16
• 發(fā)明（設(shè)計）人: S.蘇爾塔納;S.布拉塔諾夫;D.M.德拉姆;B.C.斯特朗
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: G06F21/54
• 分類號: G06F21/54;G06F21/51
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 徐紅燕;劉春元

1.一種裝置，包括：

收集器電路，其用于從PT驅(qū)動器捕獲處理器追蹤（PT）數(shù)據(jù)，所述PT數(shù)據(jù)包括第一目標(biāo)指令指針（TIP）分組，所述第一目標(biāo)指令指針（TIP）分組包括在執(zhí)行的目標(biāo)應(yīng)用的間接分支指令的第一運(yùn)行時目標(biāo)地址；

解碼器電路，其用于從PT數(shù)據(jù)中提取第一TIP分組，并且對第一TIP分組進(jìn)行解碼以產(chǎn)生第一運(yùn)行時目標(biāo)地址；以及

控制流驗證器電路，其用于至少部分地基于控制流圖（CFG）來確定向第一運(yùn)行時目標(biāo)地址的控制流轉(zhuǎn)移是否對應(yīng)于控制流違反，所述CFG包括多個節(jié)點(diǎn)，每個節(jié)點(diǎn)包括第一基本塊的起始地址、第一基本塊的結(jié)束地址、以及第二基本塊的下一個可能的地址或“沒有找到”標(biāo)簽。

2.根據(jù)權(quán)利要求1所述的裝置，其中所述PT數(shù)據(jù)此外包括第二TIP分組，所述第二TIP分組包括第二運(yùn)行時目標(biāo)地址，所述第一TIP分組與第二TIP分組在PT數(shù)據(jù)中是順序的，所述解碼器電路此外用于對第二TIP分組進(jìn)行解碼以產(chǎn)生第二運(yùn)行時目標(biāo)地址，并且確定向第一運(yùn)行時目標(biāo)地址的控制流轉(zhuǎn)移是否對應(yīng)于控制流違反包括確定第一靜態(tài)目標(biāo)地址是否對應(yīng)于第一運(yùn)行時目標(biāo)地址以及第二靜態(tài)目標(biāo)地址是否對應(yīng)于第二運(yùn)行時目標(biāo)地址。

3.根據(jù)權(quán)利要求2所述的裝置，其中所述控制流驗證器電路此外用于如果CFG包括第一靜態(tài)目標(biāo)地址和第二靜態(tài)目標(biāo)地址則確定在第一靜態(tài)目標(biāo)地址與第二靜態(tài)目標(biāo)地址之間的CFG中是否存在合法執(zhí)行路徑，或如果CFG不包括第一靜態(tài)目標(biāo)地址或第二靜態(tài)目標(biāo)地址則用信號通知控制流違反。

4.根據(jù)權(quán)利要求1或權(quán)利要求2中任一項所述的裝置，其中至少一個節(jié)點(diǎn)包括多個下一個可能的地址。

5.根據(jù)權(quán)利要求1或權(quán)利要求2中任一項所述的裝置，其中所述第一運(yùn)行時目標(biāo)地址對應(yīng)于運(yùn)行時返回地址，并且確定向第一運(yùn)行時目標(biāo)地址的控制流轉(zhuǎn)移是否對應(yīng)于控制流違反包括確定運(yùn)行時返回地址是否對應(yīng)于靜態(tài)返回地址，所述運(yùn)行時返回地址和靜態(tài)返回地址相關(guān)聯(lián)于間接分支指令。

6.根據(jù)權(quán)利要求1或權(quán)利要求2中任一項所述的裝置，其中所述收集器電路用于命令PT驅(qū)動器配置PT電路以將PT數(shù)據(jù)限制到TIP分組。

7.根據(jù)權(quán)利要求1或權(quán)利要求2中任一項所述的裝置，其中所述CFG包括庫CFG，該庫相關(guān)聯(lián)于目標(biāo)應(yīng)用。

8.根據(jù)權(quán)利要求1或權(quán)利要求2中任一項所述的裝置，其中確定向第一運(yùn)行時目標(biāo)地址的控制流轉(zhuǎn)移是否對應(yīng)于控制流違反包括確定PT數(shù)據(jù)是否包括與間接分支指令相關(guān)聯(lián)的TNT（被采取/不被采取）分組。

9.一種控制流完整性系統(tǒng)，包括：

處理器；

存儲器；

控制流圖（CFG），其包括多個節(jié)點(diǎn)，每個節(jié)點(diǎn)包括第一基本塊的起始地址、第一基本塊的結(jié)束地址以及第二基本塊的下一個可能的地址，或“沒有找到”標(biāo)簽；

收集器電路，其用于從PT驅(qū)動器捕獲處理器追蹤（PT）數(shù)據(jù)，所述PT數(shù)據(jù)包括第一目標(biāo)指令指針（TIP）分組，所述第一目標(biāo)指令指針（TIP）分組包括在執(zhí)行的目標(biāo)應(yīng)用的間接分支指令的第一運(yùn)行時目標(biāo)地址；

解碼器電路，其用于從PT數(shù)據(jù)中提取第一TIP分組，并且對第一TIP分組進(jìn)行解碼以產(chǎn)生第一運(yùn)行時目標(biāo)地址；以及

控制流驗證器電路，其用于至少部分地基于CFG來確定向第一運(yùn)行時目標(biāo)地址的控制流轉(zhuǎn)移是否對應(yīng)于控制流違反。

10.根據(jù)權(quán)利要求9所述的控制流完整性系統(tǒng)，其中所述PT數(shù)據(jù)此外包括第二TIP分組，所述第二TIP分組包括第二運(yùn)行時目標(biāo)地址，所述第一TIP分組與第二TIP分組在PT數(shù)據(jù)中是順序的，所述解碼器電路此外用于對第二TIP分組進(jìn)行解碼以產(chǎn)生第二運(yùn)行時目標(biāo)地址，并且確定向第一運(yùn)行時目標(biāo)地址的控制流轉(zhuǎn)移是否對應(yīng)于控制流違反包括確定第一靜態(tài)目標(biāo)地址是否對應(yīng)于第一運(yùn)行時目標(biāo)地址以及第二靜態(tài)目標(biāo)地址是否對應(yīng)于第二運(yùn)行時目標(biāo)地址。