[發(fā)明專利]用于多源混合操作的裝置、方法和系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201780051886.4
• 申請日: 2017-08-28
• 公開（公告）號: CN109643235B
• 公開（公告）日: 2023-06-16
• 發(fā)明（設(shè)計）人: M·普羅特尼科夫;I·厄莫拉夫
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: G06F9/30
• 分類號: G06F9/30
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 黃嵩泉;錢慰民

描述了涉及多源混合操作的系統(tǒng)、方法和裝置。在一個實施例中，處理器用于執(zhí)行指令以：接收第一輸入向量的第一輸入操作數(shù)、第二輸入向量的第二輸入操作數(shù)、以及第三輸入向量的第三操作數(shù)；將來自第一輸入向量的每個元素與第二輸入向量的每個對應(yīng)的元素進行比較，以產(chǎn)生第一比較向量；將來自第一輸入向量的每個元素與第三輸入向量的每個對應(yīng)的元素進行比較，以產(chǎn)生第二比較向量；將來自第二輸入向量的每個元素與第三輸入向量的每個對應(yīng)的元素進行比較，以產(chǎn)生第三比較向量；根據(jù)這些比較向量確定針對輸入向量的每個元素位置的中間值；以及將這些中間值輸出到輸出向量中的同一元素位置中。

技術(shù)領(lǐng)域

本公開總體上涉及電子學(xué)，并且更具體地，本公開的實施例涉及用于多源混合操作的裝置、方法和系統(tǒng)。

背景技術(shù)

處理器或處理器集合執(zhí)行來自指令集(例如，指令集架構(gòu)(ISA))的指令。指令集是計算機架構(gòu)的關(guān)于編程的部分，并且一般包括原生數(shù)據(jù)類型、指令、寄存器架構(gòu)、尋址模式、存儲器架構(gòu)、中斷和異常處置以及外部輸入和輸出(I/O)。應(yīng)當(dāng)注意，術(shù)語指令在本文中可指宏指令或指微指令，該宏指令例如，提供給處理器供執(zhí)行的指令，該微指令例如，由處理器的解碼器解碼宏指令所產(chǎn)生的指令。

附圖說明

在所附附圖中以示例方式而非限制方式圖示本公開，在附圖中，類似的附圖標(biāo)記指示類似的要素，并且其中：

圖1圖示出根據(jù)本公開的實施例的耦合至存儲器的硬件處理器。

圖2圖示出根據(jù)本公開的實施例的表。

圖3圖示出根據(jù)本公開的實施例的控制值表。

圖4圖示出根據(jù)本公開的實施例的用于解碼并執(zhí)行混合(中間)和比較三個向量指令的硬件處理器。

圖5圖示出根據(jù)本公開的實施例的用于解碼并執(zhí)行混合(最低)和比較三個向量指令的硬件處理器。

圖6圖示出根據(jù)本公開的實施例的用于解碼并執(zhí)行混合(最高)和比較三個向量指令的硬件處理器。

圖7圖示出根據(jù)本公開的實施例的用于解碼并執(zhí)行可選擇的混合和比較三個向量指令的硬件處理器。

圖8圖示出根據(jù)本公開的實施例的用于解碼并執(zhí)行混合和比較三個向量指令的硬件處理器。

圖9圖示根據(jù)本公開的實施例的流程圖。

圖10A是圖示出根據(jù)本公開的實施例的通用向量友好指令格式及其A類指令模板的框圖。

圖10B是圖示出根據(jù)本公開的實施例的通用向量友好指令格式及其B類指令模板的框圖。

圖11A是圖示出根據(jù)本公開的實施例的用于圖10A和圖10B中的通用向量友好指令格式的字段的框圖。

圖11B是圖示出根據(jù)本公開的一個實施例的構(gòu)成完整操作碼字段的圖11A中的專用向量友好指令格式的字段的框圖。

圖11C是圖示出根據(jù)本公開的一個實施例的構(gòu)成寄存器索引字段的圖11A中的專用向量友好指令格式的字段的框圖。

圖11D是圖示出根據(jù)本公開的一個實施例的構(gòu)成擴充操作字段1050的圖11A中的專用向量友好指令格式的字段的框圖。

圖12是根據(jù)本公開的一個實施例的寄存器架構(gòu)的框圖。

圖13A是圖示出根據(jù)本公開的實施例的示例性有序流水線和示例性的寄存器重命名的亂序發(fā)布/執(zhí)行流水線兩者的框圖。

圖13B是圖示出根據(jù)本公開的實施例的要包括在處理器中的有序架構(gòu)核的示例性實施例和示例性的寄存器重命名的亂序發(fā)布/執(zhí)行架構(gòu)核兩者的框圖。

圖14A是根據(jù)本公開的實施例的單個處理器核以及其到管芯上互連網(wǎng)絡(luò)的連接以及它的第2級(L2)高速緩存的本地子集的框圖。