[發(fā)明專利]具有故障檢測(cè)的糾錯(cuò)硬件

有效

• 申請(qǐng)?zhí)枺?/td>: 201780051527.9
• 申請(qǐng)日: 2017-08-22
• 公開(kāi)（公告）號(hào): CN109643262B
• 公開(kāi)（公告）日: 2023-08-08
• 發(fā)明（設(shè)計(jì)）人: S·賈蘭;I·珀若撒盼;A·G·卡基斯瓦爾
• 申請(qǐng)（專利權(quán)）人: 德克薩斯儀器股份有限公司
• 主分類號(hào): G06F11/16
• 分類號(hào): G06F11/16;G11C29/42;B60W30/00
• 代理公司: 北京紀(jì)凱知識(shí)產(chǎn)權(quán)代理有限公司 11245
• 代理人: 徐東升;趙蓉民

1.一種用于單端口存儲(chǔ)器電路的糾錯(cuò)碼硬件即ECC硬件，包括：

寫(xiě)入路徑電路，其包括寫(xiě)入生成ECC邏輯即寫(xiě)入Gen?ECC邏輯，所述寫(xiě)入Gen?ECC邏輯用于從寫(xiě)入數(shù)據(jù)生成第一ECC位并且用于將所述第一ECC位和所述寫(xiě)入數(shù)據(jù)寫(xiě)入所述存儲(chǔ)器電路；

讀取路徑電路，其包括檢查ECC塊，所述檢查ECC塊用于耦合來(lái)自所述存儲(chǔ)器電路的讀取數(shù)據(jù)，所述檢查ECC塊包括耦合到XOR電路的讀取Gen?ECC邏輯，所述讀取Gen?ECC邏輯具有用于耦合到所述存儲(chǔ)器電路的ECC輸出的輸入，其中所述XOR電路的輸出將校正子信號(hào)提供到校正子解碼塊，所述校正子解碼塊耦合到單個(gè)位糾錯(cuò)塊即SEC塊并且用于生成多位錯(cuò)誤檢測(cè)中斷信號(hào)即MED中斷信號(hào)；

第一多路復(fù)用器即第一MUX或第二MUX，所述第一MUX具有用于接收所述寫(xiě)入數(shù)據(jù)的第一輸入并與所述寫(xiě)入ECC生成邏輯的輸入串聯(lián)，所述第二MUX具有用于從所述存儲(chǔ)器電路接收所述讀取數(shù)據(jù)的第一輸入并與所述讀取Gen?ECC邏輯的輸入串聯(lián)；

交叉耦合連接器，其用于將來(lái)自所述存儲(chǔ)器電路的所述讀取數(shù)據(jù)耦合到所述第一MUX的第二輸入，或者交叉耦合連接器，其用于將所述寫(xiě)入數(shù)據(jù)耦合到所述第二MUX的第二輸入，以及

ECC位比較器，其用于將所述寫(xiě)入Gen?ECC邏輯的輸出與所述讀取Gen?ECC邏輯的輸出進(jìn)行比較。

2.根據(jù)權(quán)利要求1所述的ECC硬件，其中所述比較器的輸出經(jīng)耦合作為所述校正子解碼塊的使能輸入并且作為所述SEC塊的使能輸入。

3.根據(jù)權(quán)利要求1所述的ECC硬件，其中所述ECC硬件和所述單端口存儲(chǔ)器電路形成在至少具有半導(dǎo)體表面的公共襯底上。

4.根據(jù)權(quán)利要求1所述的ECC硬件，其中所述ECC硬件包括所述第一MUX和所述第二MUX。

5.一種用于單端口存儲(chǔ)器電路的糾錯(cuò)碼硬件即ECC硬件，包括：

寫(xiě)入路徑電路，其包括寫(xiě)入生成ECC邏輯即寫(xiě)入Gen?ECC邏輯，所述寫(xiě)入Gen?ECC邏輯用于從寫(xiě)入數(shù)據(jù)生成第一ECC位并且用于將所述第一ECC位和所述寫(xiě)入數(shù)據(jù)寫(xiě)入所述存儲(chǔ)器電路；

讀取路徑電路，其包括檢查ECC塊，所述檢查ECC塊用于耦合來(lái)自所述存儲(chǔ)器電路的讀取數(shù)據(jù)，所述檢查ECC塊包括耦合到XOR電路的讀取Gen?ECC邏輯，所述讀取Gen?ECC邏輯具有用于耦合到所述存儲(chǔ)器電路的ECC輸出的輸入，其中所述XOR電路的輸出將校正子信號(hào)提供到校正子解碼塊，所述校正子解碼塊耦合到單個(gè)位糾錯(cuò)塊即SEC塊并且用于生成多位錯(cuò)誤檢測(cè)中斷信號(hào)即MED中斷信號(hào)；

第一多路復(fù)用器即第一MUX和第二MUX，所述第一MUX具有用于接收所述寫(xiě)入數(shù)據(jù)的第一輸入并與所述寫(xiě)入ECC生成邏輯的輸入串聯(lián)，所述第二MUX具有用于從所述存儲(chǔ)器電路接收所述讀取數(shù)據(jù)的第一輸入并與所述讀取Gen?ECC邏輯的輸入串聯(lián)；

交叉耦合連接器，其用于將來(lái)自所述存儲(chǔ)器電路的所述讀取數(shù)據(jù)耦合到所述第一MUX的第二輸入，以及交叉耦合連接器，其用于將所述寫(xiě)入數(shù)據(jù)耦合到所述第二MUX的第二輸入；

ECC位比較器，其用于將接收的所述寫(xiě)入Gen?ECC邏輯的輸出與所述讀取Gen?ECC邏輯的輸出進(jìn)行比較。

6.根據(jù)權(quán)利要求5所述的ECC硬件，其中所述比較器的輸出經(jīng)耦合作為所述校正子解碼塊的使能輸入并且作為所述SEC塊的使能輸入。

7.根據(jù)權(quán)利要求5所述的ECC硬件，其中所述ECC硬件和所述單端口存儲(chǔ)器電路形成在至少具有半導(dǎo)體表面的公共襯底上。