[發(fā)明專利]用于硬件加速密碼的密鑰的線程所有權(quán)有效
| 申請(qǐng)?zhí)枺?/td> | 201780051475.5 | 申請(qǐng)日: | 2017-08-22 |
| 公開(公告)號(hào): | CN109644129B | 公開(公告)日: | 2023-03-28 |
| 發(fā)明(設(shè)計(jì))人: | E·T·彼得斯;G·A·諾斯 | 申請(qǐng)(專利權(quán))人: | 德克薩斯儀器股份有限公司 |
| 主分類號(hào): | H04L9/28 | 分類號(hào): | H04L9/28 |
| 代理公司: | 北京紀(jì)凱知識(shí)產(chǎn)權(quán)代理有限公司 11245 | 代理人: | 徐東升;趙蓉民 |
| 地址: | 美國德*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 用于 硬件加速 密碼 密鑰 線程 所有權(quán) | ||
1.一種處理器,其包括:
中央處理單元;
第一總線,其耦合到所述中央處理單元;
將所述中央處理單元耦合到協(xié)處理器的邊帶通信路徑,所述邊帶通信路徑與所述第一總線分離;
安全存儲(chǔ)器,其用于存儲(chǔ)多個(gè)密鑰條目,每個(gè)密鑰條目與密鑰標(biāo)識(shí)符相關(guān)聯(lián)并且包括線程擁有者字段和與密碼密鑰相對(duì)應(yīng)的密鑰數(shù)據(jù);以及
協(xié)處理器,其耦合到所述中央處理單元并且耦合到所述安全存儲(chǔ)器,其中所述協(xié)處理器經(jīng)由所述第一總線和所述邊帶通信路徑耦合到所述中央處理單元,并且包括適于執(zhí)行多個(gè)操作的邏輯電路,所述多個(gè)操作包括:
通過所述第一總線從所述中央處理單元接收命令和密鑰標(biāo)識(shí)符值;通過所述邊帶通信路徑接收所述中央處理單元正在執(zhí)行的當(dāng)前線程的線程標(biāo)識(shí)符值;檢索與所接收的密鑰標(biāo)識(shí)符值相對(duì)應(yīng)的所述安全存儲(chǔ)器中的密鑰條目以及與檢索的密鑰條目關(guān)聯(lián)的所述線程擁有者字段;以及響應(yīng)于所述線程標(biāo)識(shí)符值與和所檢索的密鑰條目關(guān)聯(lián)的所述線程擁有者字段對(duì)應(yīng),使用與所檢索的密鑰條目相關(guān)聯(lián)的密鑰數(shù)據(jù)執(zhí)行與接收的命令相對(duì)應(yīng)的密碼操作。
2.根據(jù)權(quán)利要求1所述的處理器,其中所述中央處理單元包括:可編程邏輯;以及線程ID寄存器,其用于存儲(chǔ)指示所述可編程邏輯正在執(zhí)行的所述當(dāng)前線程的所述線程標(biāo)識(shí)符值。
3.根據(jù)權(quán)利要求1所述的處理器,其中所述協(xié)處理器還包括線程ID寄存器,以用于存儲(chǔ)指示由所述中央處理單元正在執(zhí)行的所述當(dāng)前線程的所述線程標(biāo)識(shí)符值,其中所述中央處理單元通過所述第一總線將所述線程標(biāo)識(shí)符值傳送給所述協(xié)處理器。
4.根據(jù)權(quán)利要求1所述的處理器,其中所述安全存儲(chǔ)器經(jīng)由所述第一總線耦合到所述協(xié)處理器,并且所述處理器還包括防火墻功能件,其限制對(duì)所述安全存儲(chǔ)器的訪問,所述協(xié)處理器通過所述防火墻功能件耦合到所述安全存儲(chǔ)器。
5.根據(jù)權(quán)利要求1所述的處理器,還包括第二總線,所述第二總線將所述協(xié)處理器耦合到所述安全存儲(chǔ)器。
6.根據(jù)權(quán)利要求1所述的處理器,其中所述中央處理單元、所述安全存儲(chǔ)器和所述協(xié)處理器被實(shí)現(xiàn)在單個(gè)集成電路中。
7.根據(jù)權(quán)利要求1所述的處理器,其中存儲(chǔ)在每個(gè)密鑰條目中的所述密鑰數(shù)據(jù)包括所述安全存儲(chǔ)器中的存儲(chǔ)器地址,并且其中所述安全存儲(chǔ)器還用于在所述安全存儲(chǔ)器中對(duì)應(yīng)于所述多個(gè)密鑰條目中的每個(gè)密鑰條目中的所述密鑰數(shù)據(jù)的存儲(chǔ)器地址處存儲(chǔ)多個(gè)密碼密鑰。
8.根據(jù)權(quán)利要求1所述的處理器,其中存儲(chǔ)在每個(gè)密鑰條目中的所述密鑰數(shù)據(jù)包括密碼密鑰。
9.根據(jù)權(quán)利要求1所述的處理器,其中所述中央處理單元包括多個(gè)處理器核,并且其中所述線程標(biāo)識(shí)符值包括所述多個(gè)處理器核中執(zhí)行所述當(dāng)前線程的處理器核的標(biāo)識(shí)符。
10.一種在處理器中執(zhí)行密碼操作的方法,所述處理器包括中央處理單元、協(xié)處理器和安全存儲(chǔ)器,所述方法包括:
在所述安全存儲(chǔ)器中存儲(chǔ)多個(gè)密鑰條目,每個(gè)密鑰條目與密鑰標(biāo)識(shí)符相關(guān)聯(lián)并且包括線程擁有者字段和存儲(chǔ)與密碼密鑰相對(duì)應(yīng)的數(shù)據(jù)的密鑰數(shù)據(jù)字段;
在所述中央處理單元處的當(dāng)前執(zhí)行線程中,向所述協(xié)處理器發(fā)出結(jié)合密鑰標(biāo)識(shí)符和所述當(dāng)前執(zhí)行線程相對(duì)應(yīng)的線程標(biāo)識(shí)符的命令;
操作所述協(xié)處理器以從所述安全存儲(chǔ)器中檢索與所述密鑰標(biāo)識(shí)符相對(duì)應(yīng)的密鑰條目;
將檢索到的密鑰條目中的所述線程擁有者字段的內(nèi)容與所述命令的所述線程標(biāo)識(shí)符進(jìn)行比較;
響應(yīng)于所述比較,確定所述檢索到的密鑰條目中的所述線程擁有者字段與所述命令的所述線程標(biāo)識(shí)符匹配,從所述安全存儲(chǔ)器中檢索與所述檢索到的密鑰條目相對(duì)應(yīng)的所述密碼密鑰;以及
操作所述協(xié)處理器以使用檢索到的密碼密鑰執(zhí)行密碼操作。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于德克薩斯儀器股份有限公司,未經(jīng)德克薩斯儀器股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201780051475.5/1.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 使用硬件加速實(shí)現(xiàn)瀏覽器渲染的方法和瀏覽器
- 密鑰芯片系統(tǒng)和物聯(lián)網(wǎng)設(shè)備
- 密鑰芯片系統(tǒng)和物聯(lián)網(wǎng)設(shè)備
- 硬件實(shí)現(xiàn)的負(fù)載平衡
- 一種FPGA硬件加速程序的遠(yuǎn)程升級(jí)方法和系統(tǒng)
- 一種硬件加速器的更換方法、裝置及服務(wù)器
- 用于管理借助于加速器裝置的硬件加速的請(qǐng)求的方法和節(jié)點(diǎn)
- 硬件加速控制方法、終端和計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)
- 實(shí)現(xiàn)硬件加速處理的方法、設(shè)備和系統(tǒng)
- 用于實(shí)現(xiàn)密碼算法的硬件加速系統(tǒng)和方法





