[發(fā)明專利]多功能運算裝置及快速傅里葉變換運算裝置

有效

• 申請?zhí)枺?/td>: 201780043429.0
• 申請日: 2017-07-10
• 公開（公告）號: CN109496306B
• 公開（公告）日: 2023-08-29
• 發(fā)明（設計）人: 金泰亨
• 申請（專利權）人: 莫魯米有限公司
• 主分類號: G06F17/14
• 分類號: G06F17/14;G06F12/02;G06F9/30
• 代理公司: 北京博思佳知識產權代理有限公司 11415
• 代理人: 林祥

1.一種多功能運算裝置，包括：

乘積累加MAC單元，具備多個乘積累加電路；

地址生成單元，生成閱讀地址組，并將所生成的所述閱讀地址組傳達至儲存器，而所述閱讀地址組具備多個閱讀地址；及

儲存器，具有多個庫，儲存多個閱讀數據組，并且，

在多個閱讀數據組中，將與所述閱讀地址組對應的閱讀數據組傳達至所述MAC單元，而所述閱讀數據組包括多個閱讀數據；

其中，所述MAC單元還包括針對從所述多個MAC電路被輸出的多個輸出，執(zhí)行和、差、累積及移位中的至少一個運算，并輸出由所述至少一個運算結果取得的一個以上的MAC輸出的算術單元；

其中，當所述多功能運算裝置以FFT模式動作時，所述多個閱讀數據組作為所述多個閱讀數據，包括一個以上的旋轉因子及多個蝴蝶輸入，編寫數據組作為多個編寫數據包括多個蝴蝶輸出，并且，由所述MAC單元執(zhí)行蝴蝶運算；

其中，所述地址生成單元包括：

計數器，根據時鐘輸出變化值；

旋轉因子查找表，輸出與所述值對應的一個以上的旋轉因子地址；

蝴蝶查找表，輸出與所述值對應的多個蝴蝶輸入地址；

寄存器，輸出延遲所述多個蝴蝶輸入地址的多個蝴蝶輸出地址；

將所述多個以上的旋轉因子地址及所述多個蝴蝶輸入地址作為所述多個閱讀地址傳達至所述儲存器，將所述多個蝴蝶輸出地址作為多個編寫地址傳達至所述儲存器。

2.根據權利要求1所述的多功能運算裝置，還包括：控制單元，在所述儲存器儲存初期閱讀數據組，并且，在所述地址生成單元儲存所述多個閱讀地址組之后，驅動所述地址生成單元。

3.根據權利要求2所述的多功能運算裝置，其中，所述控制單元與所述多個MAC電路同時動作，同時，將所述初期閱讀數據組儲存在所述儲存器，以使所述多個閱讀數據從所述多個庫中的一些相互不同的庫被輸出。

4.根據權利要求1所述的多功能運算裝置，其中，所述多個MAC電路分別包括乘法器及累積器。

5.根據權利要求1所述的多功能運算裝置，其中，所述多個MAC電路分別包括乘法器或者乘法器及加算器。

6.根據權利要求1所述的多功能運算裝置，還包括:根據從所述地址生成單元被輸出的閱讀映射值，將所述多個閱讀數據映射為多個MAC輸入，并將所述多個MAC輸入傳達至所述多個MAC電路的閱讀映射器。

7.根據權利要求1所述的多功能運算裝置，其中，還包括：根據從所述地址生成單元所輸出的編寫映射值，將所述一個以上的MAC輸出映射到一個以上的編寫數據，并且，將所述一個以上的編寫數據傳達至所述儲存器的編寫映射器。

8.根據權利要求1所述的多功能運算裝置，其中，所述地址生成單元通過控制所述儲存器，使所述多個蝴蝶輸出分別儲存于所述儲存器內的所述多個蝴蝶輸入所在的位置。

9.根據權利要求1所述的多功能運算裝置，其中，所述儲存器根據一定順序儲存初期閱讀數據組，以防止在FFT運算過程中，所述多個庫之間發(fā)生沖突。

10.根據權利要求9所述的多功能運算裝置，其中，所述一定順序是不依次的，但作為行單位是依次的。