[發(fā)明專(zhuān)利]上電檢查器和用于監(jiān)視集成電路的正確上電序列的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201780040413.4
• 申請(qǐng)日: 2017-04-25
• 公開(kāi)（公告）號(hào): CN109417387B
• 公開(kāi)（公告）日: 2020-08-04
• 發(fā)明（設(shè)計(jì)）人: W·陳;C-G·譚;R·賈里里澤納里
• 申請(qǐng)（專(zhuān)利權(quán)）人: 高通股份有限公司
• 主分類(lèi)號(hào): H03K17/22
• 分類(lèi)號(hào): H03K17/22;G06F1/24
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 王茂華

1.一種用于包括第一功率域和第二功率域的集成電路IC的上電檢查器POC，其中所述第一功率域利用第一電壓，所述第二功率域利用高于所述第一電壓的第二電壓，所述POC包括：

鎖存器電路，包括第一節(jié)點(diǎn)和第二節(jié)點(diǎn)；

第一觸發(fā)器電路，耦合到所述第一節(jié)點(diǎn)并耦合到與所述第一功率域相關(guān)聯(lián)的第一電壓源；

第二觸發(fā)器電路，耦合到所述第二節(jié)點(diǎn)并耦合到與所述第二功率域相關(guān)聯(lián)的第二電壓源；以及

緩沖器，耦合到所述第二節(jié)點(diǎn)，

其中所述POC被配置為

如果所述第二電壓源在所述第一電壓源之前爬升，則通過(guò)所述緩沖器輸出指示不正確的上電序列的第一信號(hào)，

如果所述第一電壓源在輸出所述第一信號(hào)之后爬升，則通過(guò)所述緩沖器輸出指示正確的上電序列的第二信號(hào)，以及

如果所述第一電壓源隨后崩潰，則維持所述第二信號(hào)的所述輸出，其中，所述第二觸發(fā)器電路被配置為在所述第一電壓源崩潰的情況下隔離所述第二節(jié)點(diǎn)上的信號(hào)。

2.根據(jù)權(quán)利要求1所述的POC，其中所述第二觸發(fā)器電路包括部分由所述第二電壓源控制的下拉電路。

3.根據(jù)權(quán)利要求1所述的POC，其中所述第一觸發(fā)器電路包括具有耦合到所述第一節(jié)點(diǎn)的第一晶體管的電路，

其中所述第一晶體管包括由與所述第二電壓源的上升相關(guān)聯(lián)的脈沖信號(hào)控制的柵極。

4.根據(jù)權(quán)利要求3所述的POC，其中所述第一觸發(fā)器電路還包括耦合在所述第一晶體管的所述柵極與地之間的第二晶體管，所述第二晶體管包括由所述第一電壓源控制的柵極，以及

其中所述第二晶體管被配置為當(dāng)所述第一電壓源爬升時(shí)，將所述第一晶體管的所述柵極拉到地，從而關(guān)斷所述第一晶體管并隔離在所述第一節(jié)點(diǎn)上的信號(hào)。

5.根據(jù)權(quán)利要求1所述的POC，其中所述POC包括FinFET晶體管。

6.根據(jù)權(quán)利要求1所述的POC，其中所述第一電壓源與核功率域相關(guān)聯(lián)。

7.根據(jù)權(quán)利要求1所述的POC，其中所述第二電壓源與輸入/輸出I/O功率域相關(guān)聯(lián)。

8.根據(jù)權(quán)利要求1所述的POC，還包括：

使能電路，被配置為響應(yīng)于所述第一信號(hào)而禁用與所述IC相關(guān)聯(lián)的多個(gè)I/O焊盤(pán)。

9.根據(jù)權(quán)利要求1所述的POC，其中所述POC還被配置為在以下情況下輸出所述第一信號(hào)：所述第二電壓源在所述第一電壓源崩潰的狀態(tài)下崩潰并且所述第二電壓源在所述第一電壓源崩潰的狀態(tài)下隨后爬升。

10.一種用于通過(guò)上電檢查器POC監(jiān)視包括第一功率域和第二功率域的集成電路IC的正確上電序列的方法，其中所述第一功率域利用第一電壓，所述第二功率域利用高于所述第一電壓的第二電壓，所述POC包括：鎖存器電路，包括第一節(jié)點(diǎn)和第二節(jié)點(diǎn)；第一觸發(fā)器電路，耦合到所述第一節(jié)點(diǎn)并耦合到與所述第一功率域相關(guān)聯(lián)的第一電壓源；第二觸發(fā)器電路，耦合到所述第二節(jié)點(diǎn)并耦合到與所述第二功率域相關(guān)聯(lián)的第二電壓源；以及緩沖器，耦合到所述第二節(jié)點(diǎn)，

所述方法包括：

通過(guò)所述第一觸發(fā)器電路監(jiān)視所述第一電壓源；

通過(guò)所述第二觸發(fā)器電路監(jiān)視所述第二電壓源；

如果所述第二電壓源在所述第一電壓源之前上升，則通過(guò)所述緩沖器輸出指示不正確的上電序列的第一信號(hào)，

如果所述第一電壓源在所述第一信號(hào)的輸出之后爬升，則通過(guò)所述緩沖器輸出指示正確的上電序列的第二信號(hào)，以及

如果所述第一電壓源隨后崩潰，則維持所述第二信號(hào)的所述輸出，

其中，在所述第一電壓源崩潰的情況下通過(guò)所述第二觸發(fā)器電路隔離所述第二節(jié)點(diǎn)上的信號(hào)。

11.根據(jù)權(quán)利要求10所述的方法，其中所述第一電壓源與處理器核功率域相關(guān)聯(lián)。

12.根據(jù)權(quán)利要求10所述的方法，其中所述第二電壓源與輸入/輸出I/O功率域相關(guān)聯(lián)。