[發(fā)明專利]加速型I3C主設(shè)備停止

在審

• 申請?zhí)枺?/td>: 201780040365.9
• 申請日: 2017-06-27
• 公開（公告）號: CN109416678A
• 公開（公告）日: 2019-03-01
• 發(fā)明（設(shè)計）人: R·皮提果-艾倫
• 申請（專利權(quán)）人: 高通股份有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 陳煒;唐杰敏

描述了用于根據(jù)I3C協(xié)議在串行總線上進(jìn)行通信的系統(tǒng)、方法和裝置。在主設(shè)備處執(zhí)行的方法包括使線驅(qū)動器進(jìn)入高阻抗操作模式，以及從串行總線接收數(shù)據(jù)。當(dāng)在數(shù)據(jù)字節(jié)的最后比特正在被傳送的同時串行總線的數(shù)據(jù)線處于高電壓狀態(tài)時，該數(shù)據(jù)線可被配置用于開漏操作模式并且在數(shù)據(jù)字節(jié)的最后比特正在被傳送的同時在串行總線上傳送開始狀況。當(dāng)多個具有導(dǎo)致低電壓狀態(tài)的最后比特的數(shù)據(jù)字節(jié)被順序傳送時，該數(shù)據(jù)線可被配置用于開漏操作模式并在數(shù)據(jù)字節(jié)的最后比特被傳送之后在串行總線上傳送開始狀況。

相關(guān)申請的交叉引用

本申請要求于2016年6月28日在美國專利商標(biāo)局提交的臨時申請No.62/355,870，于2017年6月23日在美國專利商標(biāo)局提交的臨時申請No.62/524,464以及于2017年6月26日在美國專利商標(biāo)局提交的非臨時申請No.15/633,658的優(yōu)先權(quán)和權(quán)益，這些申請的全部內(nèi)容通過援引且出于所有適用目的被納入于此。

技術(shù)領(lǐng)域

本公開一般涉及處理器和外圍設(shè)備之間的接口，更具體地，涉及改善適配成允許設(shè)備之間進(jìn)行通信的串行總線的控制。

背景

某些設(shè)備(諸如，移動通信設(shè)備)包括各種各樣的組件，包括電路板、集成電路(IC)設(shè)備和/或片上系統(tǒng)(SoC)設(shè)備。各組件可包括通過串行總線進(jìn)行通信的處理電路、用戶接口組件、存儲和其他外圍組件。該串行總線可以根據(jù)標(biāo)準(zhǔn)化或?qū)Ｓ脜f(xié)議來操作。

在一個示例中，集成電路間串行總線(也可被稱為I2C總線或I²C總線)是旨在用于將低速外圍設(shè)備連接至處理器的串行單端計算機(jī)總線。在一些示例中，串行總線可采用多主控協(xié)議，其中一個或多個設(shè)備能用作在串行總線上傳送的不同消息的主設(shè)備和從設(shè)備。數(shù)據(jù)可以被串行化并在兩條雙向?qū)Ь€上被傳送，這兩條雙向?qū)Ь€可攜帶數(shù)據(jù)信號(其可以被攜帶在串行數(shù)據(jù)線(SDA)上)和時鐘信號(其可以被攜帶在串行時鐘線(SCL)上)。

在另一示例中，在I3C總線上使用的協(xié)議從I2C協(xié)議衍生出某些實(shí)現(xiàn)方面。I3C總線由移動行業(yè)處理器接口聯(lián)盟(MIPI)定義。I2C的原始實(shí)現(xiàn)在標(biāo)準(zhǔn)模式操作中支持最高達(dá)100千比特每秒(100kbps)的數(shù)據(jù)信令速率，其中較新近的標(biāo)準(zhǔn)在快速模式操作中支持400kbps的速度，并且在快速模式+操作中支持1兆比特每秒(Mbps)的速度。在I3C實(shí)現(xiàn)中采用的某些協(xié)議可使用較高的發(fā)射機(jī)時鐘速率，通過在兩條或更多條導(dǎo)線的信令狀態(tài)中編碼數(shù)據(jù)、和/或通過其他編碼技術(shù)來增加串行總線上的可用帶寬。I3C協(xié)議的某些方面源自于I2C協(xié)議的相應(yīng)方面，并且I2C和I3C協(xié)議可以在同一串行總線上共存。

存在對串行總線增加性能的持續(xù)需求，并存在對提供在I3C協(xié)議等中使用的改善的信令和協(xié)議的優(yōu)化的持續(xù)需要。

概述

本公開的某些方面涉及優(yōu)化可在多種通信模式下操作的串行總線上的吞吐量的系統(tǒng)、裝置、方法和技術(shù)。在一個示例中，公開了在I3C總線上提供主設(shè)備的技術(shù)，其具有在從耦合至I3C總線的從設(shè)備讀取數(shù)據(jù)時加速停止?fàn)顩r的能力。

在本公開的各個方面，在耦合至串行總線的從設(shè)備處執(zhí)行的方法包括啟用線驅(qū)動器以主動地驅(qū)動串行總線的第一導(dǎo)線，當(dāng)線驅(qū)動器被啟用以主動地驅(qū)動第一導(dǎo)線時在第一導(dǎo)線上傳送數(shù)據(jù)字節(jié)，當(dāng)數(shù)據(jù)字節(jié)的最后比特使第一導(dǎo)線處于高電壓狀態(tài)時在傳送數(shù)據(jù)字節(jié)的最后比特的同時禁用線驅(qū)動器主動地驅(qū)動第一導(dǎo)線，以及當(dāng)數(shù)據(jù)字節(jié)是具有使第一導(dǎo)線處于低電壓狀態(tài)的最后比特的所傳送第N連續(xù)字節(jié)時，在傳送數(shù)據(jù)字節(jié)的最后比特之后禁用線驅(qū)動器主動地驅(qū)動第一導(dǎo)線。當(dāng)線驅(qū)動器被禁用時，第一導(dǎo)線可被動地保持在高電壓狀態(tài)。

在一方面，N大于1。在一個示例，在四個順序傳送的字節(jié)各自具有使第一導(dǎo)線處于低電壓狀態(tài)的最后比特之后，禁用線驅(qū)動器主動地驅(qū)動第一導(dǎo)線。

在一方面，禁用線驅(qū)動器主動地驅(qū)動第一導(dǎo)線包括使線驅(qū)動器的輸出向第一導(dǎo)線呈現(xiàn)高阻抗。禁用線驅(qū)動器主動地驅(qū)動第一導(dǎo)線可包括將線驅(qū)動器的輸出配置用于開漏操作模式。