[發明專利]具有薄層覆蓋物的組件和其產生方法

在審

• 申請號: 201780038100.5
• 申請日: 2017-06-26
• 公開（公告）號: CN109415200A
• 公開（公告）日: 2019-03-01
• 發明（設計）人: 托馬斯·梅茨格;神島章史
• 申請（專利權）人: 追蹤有限公司
• 主分類號: B81B7/00
• 分類號: B81B7/00;H03H9/10;H03H3/007
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 章蕾

本發明提供一種組件B，其包括載體TR，所述載體上的功能結構FS被跨越所述載體并且放置在所述載體上的薄層覆蓋物DSA覆蓋。在布置于所述薄層覆蓋物DSA上方的平面化層上，實現布線層級M1、M2，其包括結構化導體路徑并且經由穿通連接連接到所述功能結構FS。

技術領域

本發明涉及具有被薄層覆蓋物覆蓋的功能層的組件以及其產生方法。

背景技術

MEMS組件且尤其是微聲學組件要求封裝，其中以機械固定的方式保護組件的功能結構，并且優選地將所述功能結構包封于空腔中。已知多種用于產生此類封裝的技術，所述技術可能已經在晶片級進行，并且因此，允許晶片級上的組件的具成本效益的并行處理。舉例來說，在倒裝芯片設計中，有可能將其上產生有組件芯片的晶片應用到載體例如層壓體或多層陶瓷上，并且使用覆蓋層緊貼所述載體密封所述晶片。還有可能將組件的功能結構布置在框架中并且使用此框架作為覆蓋晶片的殼體壁和間隔件。

另外致使組件具有小構造高度的具成本效益的方法是稱為薄膜封裝(TFP)的封裝，其中借助于機械穩定薄層設計覆蓋功能結構。借助于結構化犧牲層來提供空腔，所述空腔與功能結構一起被薄層覆蓋物覆蓋，從而在薄層覆蓋物下方界定空腔，并且在后續方法步驟中通過薄層覆蓋物中的結構開口再溶解掉所述空腔。在另一步驟中，再次密封住所述結構開口。

然而，除了TFP的成本優點和小尺寸，此類組件還具有缺點。以此方式包封的組件的連接面布置于芯片表面上，即布置于載體的表面上的薄層覆蓋物之間。為了將此類組件焊接到電路環境，例如電路板，則必須使用具有足夠托腳(stand-off)的凸塊，所述托腳必須至少具有薄層覆蓋物的高度加公差值的高度。

此外，不利的是，載體上的連接面的技術上最有利的布置未必與如標準化組件所慣用的所需占用面積一致。另外，凸塊需要相對大面積，然而，面積在載體的表面上是有限的，在微型化組件的情況下尤其如此。如果載體上的連接面的分布適用于所需占用面積，那么為此目的所需的導體路徑占用載體的表面上的額外空間，這進一步增加組件的大小。

因此，本發明的任務是具體說明具有薄層覆蓋物的組件，借此所述組件避免前述缺點。

發明內容

根據本發明通過具有根據權利要求1所述的特征的組件達成此任務。將從額外權利要求得知本發明的有利實施例和用于產生所述組件的方法。

具體說明一種組件，其中載體上的功能結構被跨越所述結構的薄層覆蓋物覆蓋。在薄層覆蓋物上方應用平面化層，并且在所述平面化層上方應用電連接到所述功能結構的布線層級。

以此方式，避免為連接目的犧牲載體的表面上的有價值空間，以便節省載體上為此目的所需的空間。另外，布線層級使得組件可借以連接到電路環境的連接、重新布線和接點的任何任意布置成為可能。

另一優點是，可在布線層級內以最短路徑導引用于連接功能結構所需的電連接，而此類連接到目前為止通常僅可能在圍繞所述結構的迂回路徑上。出于類似原因，本發明還增加了載體自身上的功能結構的設計自由度，這是由于導體路徑的進程確實不再必須考慮載體上的電連接。因此還可節省載體上的表面空間，這構成成本優點，尤其是對于半導體襯底或其它晶態襯底上例如壓電襯底上的作用表面，這是因為更多作用表面意味著單獨產生組件的更多成本。

提出的布線層級與所有薄層覆蓋物兼容并且甚至可擴展并改進其功能性。這尤其適用于術語薄膜封裝(TFP)和薄膜聲學封裝(TFAP)下已知的薄層覆蓋物。

布線層級包括結構化導體路徑，其連接到載體的表面上的至少一個連接面但優選地使載體的表面上的兩個或更多個連接面連接到彼此。表面上的連接面構成載體上的功能結構的連接器，其中功能結構的不同連接器的連接實施于布線層級中。