[發明專利]絕緣柵極功率半導體器件以及用于制造這種器件的方法

有效

• 申請號: 201780036270.X
• 申請日: 2017-04-11
• 公開（公告）號: CN109314130B
• 公開（公告）日: 2022-03-22
• 發明（設計）人: L.德-米歇利斯;C.科瓦斯
• 申請（專利權）人: 日立能源瑞士股份公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/66;H01L29/739
• 代理公司: 北京市漢坤律師事務所 11602
• 代理人: 王其文;張濤

絕緣柵極功率半導體器件(1)在發射極側(22)和集電極側(27)之間具有(n?)摻雜漂移層(5)。p摻雜保護枕(8)覆蓋溝槽柵極電極(7、7')的溝槽底部(76)。在增強層深度(97)中具有最大增強層摻雜濃度的n摻雜增強層(95)將基極層(4)與漂移層(5)分離。具有最大等離子體增強層摻雜濃度的n摻雜等離子體增強層(9、9')覆蓋保護枕(8)和溝槽柵極電極(7、7')之間的邊緣區域。n摻雜濃度從最大增強層摻雜濃度朝向等離子體增強層(9、9')減小，并且n摻雜濃度從最大等離子體增強層摻雜濃度朝向增強層(95)減小，使得n摻雜濃度在增強層(95)和等離子體增強層(9、9')之間具有局部摻雜濃度最小值。

技術領域

本發明涉及功率電子設備的領域，并且更具體地涉及一種絕緣柵極功率半導體器件，或者用于制造絕緣柵極功率半導體器件的方法。

背景技術

在圖18中，示出了現有技術的絕緣柵極雙極晶體管(IGBT)，如根據EP 0 795911A2已知的。現有技術的器件包括有源單元，其在發射極側22上的發射極電極2和與發射極側22相對的集電極側27上的集電極電極25之間具有按如下次序的不同傳導類型的層：(n+)摻雜源極層3、與發射極電極2接觸的p摻雜基極層4、n摻雜增強層95、(n-)摻雜漂移層5、(n+)摻雜緩沖層55和p摻雜集電極層6。

溝槽柵極電極7布置在發射極側22上，發射極側22包括柵極層70和第一電絕緣層72，第一電絕緣層72圍繞柵極層70并從而將柵極層70與漂移層5、基極層4和源極層3分離。第二絕緣層74布置在柵極層70和發射極電極2之間。溝槽柵極電極7從發射極側22延伸直到溝槽深度77，溝槽柵極電極7在溝槽深度77處具有溝槽底部76。溝槽柵極電極7具有從溝槽底部76延伸到發射極側22的溝槽橫向側75。p摻雜保護枕8覆蓋溝槽底部76。

如在EP 0 795 911 A2中所描述的，通過首先注入和擴散N-摻雜劑以便產生增強層95，來產生現有技術的器件。增強層95與漂移層5相比具有更高的摻雜濃度。此后，注入和擴散P-摻雜劑以便產生p摻雜基極層4。然后通過使用抗蝕劑掩模注入和擴散N-摻雜劑來產生n+源極層3。隨后，在源極層3上并且部分在基極層4上施加氧化膜，以便蝕刻對于溝槽柵極電極7的開口，溝槽柵極電極7在深度方向向下延伸到漂移層5。現在，在溝槽的底部注入P摻雜劑。然后蝕刻掉氧化膜，并在溝槽的表面上形成熱氧化膜(用于形成第一絕緣層72)，然后用摻雜有N-雜質的多晶硅填充溝槽以便形成導電柵極層70。多晶硅被蝕刻回到溝槽的開口，留下多晶硅埋在溝槽中。然后，表面被第二絕緣層74覆蓋，第二絕緣層74此后被作為另一掩模的抗蝕劑層覆蓋，該另一掩模覆蓋溝槽頂部上的區域、包括小開口區在內的源極區域3，小開口區位于與基極層4緊鄰(其也是未覆蓋的)。然后在未覆蓋的抗蝕劑掩模區處蝕刻掉第二絕緣層74，從而將第二絕緣層74保持在柵極層70的頂部和源極層3的鄰近部分上。此后，在第二絕緣層74的未覆蓋區上施加AlSi，由此使形成發射極電極2的AlSi層、基極層4和源極層3短路。

n型增強層95改進了PIN效應，增加了等離子體濃度，并降低了導通狀態損耗。然而，與標準溝槽IGBT相比，具有高度摻雜增強層95的這種現有技術器件將遭受更差的SOA和擊穿電壓。由于通過這種增強層95增強了有源單元附近的載流子濃度，與沒有增強層的現有技術IGBT相比，鑒于更高的安全操作區(SOA)和更低的導通狀態損耗，具有這種增強層95的IGBT更優勝。

然而，在n增強層95/p基極層4結合處的電場也增加了。實踐的增強層摻雜濃度因此被限于小于2.5×10¹⁶cm^-3的值，以防止過多的電場以及因此使阻斷性能和關斷SOA降級。如圖19中所示，對于較高的摻雜濃度，導通狀態電壓V_CE,on有利地減小了。這意味著，對于擊穿電壓，增強層的摻雜濃度越低越好，并且對于導通狀態電壓，反之亦然，其中具有在擊穿電壓崩潰之處摻雜濃度的上限。