[發明專利]半導體裝置和半導體裝置的制造方法

有效

• 申請號: 201780032407.4
• 申請日: 2017-09-15
• 公開（公告）號: CN109314139B
• 公開（公告）日: 2022-04-15
• 發明（設計）人: 宮田大嗣;野口晴司;吉田崇一;田邊広光;河野憲司;大倉康嗣
• 申請（專利權）人: 富士電機株式會社;株式會社電裝
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/28;H01L21/322;H01L21/329;H01L21/336;H01L29/41;H01L29/739;H01L29/861;H01L29/868
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 金玉蘭;王穎

1.一種半導體裝置的制造方法，其特征在于，包括：

第一形成工序，在半導體基板的第一主面上形成絕緣膜；

第二形成工序，形成沿深度方向貫通所述絕緣膜并到達所述半導體基板的接觸孔；

第三形成工序，從所述絕緣膜的表面遍及所述半導體基板的在所述接觸孔露出的半導體部的表面而形成與所述半導體部的緊貼性高的金屬膜；

第四形成工序，以埋入到所述接觸孔的內部的所述金屬膜的內側的方式在所述金屬膜的表面形成金屬層；

第一除去工序，對所述金屬層進行凹蝕，將所述金屬層的、除所述接觸孔的內部的部分以外的部分除去，使所述金屬膜露出；

第二除去工序，對所述金屬膜的、在所述第一除去工序中露出了的部分進行凹蝕，使所述絕緣膜露出；

照射工序，向所述半導體基板照射輕離子或電子束；以及

熱處理工序，利用氫氣氛下的熱處理，使在所述照射工序中產生于所述半導體基板的晶格缺陷恢復，

在所述第二形成工序中，貫通所述絕緣膜而形成用于形成表面電極與所述半導體部的接觸的所述接觸孔，并且將所述半導體部的露出于所述接觸孔的表面也除去而使所述半導體部在所述接觸孔露出的部分比所述絕緣膜與所述半導體部的界面向所述半導體基板的第二主面側凹陷，由此形成第一槽，

在所述第三形成工序中，以填埋所述第一槽的方式形成所述金屬膜。

2.根據權利要求1所述的半導體裝置的制造方法，其特征在于，

在所述第一形成工序中，作為所述絕緣膜，形成氧化硅膜，所述氧化硅膜以2.6wt％以上且3.8wt％以下的雜質濃度包含硼，并以3.6wt％以上且4.4wt％以下的雜質濃度包含磷。

3.根據權利要求1所述的半導體裝置的制造方法，其特征在于，

在所述第一除去工序中，對所述金屬層進行凹蝕，直到所述金屬層的表面位于所述接觸孔的內部為止。

4.根據權利要求3所述的半導體裝置的制造方法，其特征在于，

在所述第二除去工序中，以所述絕緣膜的、形成所述接觸孔的側壁的側面的上端露出的方式對所述金屬膜進行凹蝕。

5.根據權利要求1所述的半導體裝置的制造方法，其特征在于，

在所述第一形成工序中，使所述絕緣膜的厚度為所述接觸孔的寬度以上的厚度。

6.根據權利要求1所述的半導體裝置的制造方法，其特征在于，

在所述第一形成工序之前還包含第五形成工序，所述第五形成工序在從所述半導體基板的第一主面起以預定深度形成的溝槽的內部隔著柵極絕緣膜形成柵電極，

在所述第五形成工序中，以所述柵電極的表面位于所述溝槽的內部的方式形成所述柵電極，

在所述第一形成工序中，以覆蓋所述柵電極的方式形成所述絕緣膜，使所述絕緣膜的、除所述柵電極上的部分以外的部分的厚度為所述接觸孔的寬度以上的厚度。

7.根據權利要求6所述的半導體裝置的制造方法，其特征在于，

在所述第五形成工序中，以比所述溝槽的寬度窄的間隔配置多個所述溝槽。

8.根據權利要求6所述的半導體裝置的制造方法，其特征在于，

在所述熱處理工序中，使在所述半導體基板的、夾在相鄰的所述溝槽之間的部分產生的所述晶格缺陷恢復。