[發明專利]浮動裸片封裝

在審

• 申請號: 201780028211.8
• 申請日: 2017-05-10
• 公開（公告）號: CN109075129A
• 公開（公告）日: 2018-12-21
• 發明（設計）人: 本杰明·史塔生·庫克;史蒂文·庫默爾;庫爾特·彼得·瓦赫特勒
• 申請（專利權）人: 德州儀器公司
• 主分類號: H01L23/053
• 分類號: H01L23/053;H01L21/52
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 林斯凱

所描述實例包含一種浮動裸片封裝(200B?1)，其包含通過在模制(216)組合件之后犧牲裸片密封劑的升華和裸片附接材料的升華或分離形成的空腔(252)。將模制結構中的針孔通風口(218)提供為升華路徑以允許氣體逸出，其中所述裸片(206)或裸片堆疊從襯底(202)釋放且僅通過接合線(210)懸浮于所述空腔(252)中。

技術領域

本發明大體上涉及半導體裝置和其制造方法，且更具體地說，涉及一種裸片封裝和相關聯的制造工藝。

背景技術

半導體封裝為含有一或多個半導體裸片或組件的金屬、塑料、玻璃或陶瓷殼體。封裝在操作和執行例如半導體集成電路(IC)或裸片的組件時發揮基本作用。除提供將信號和電源線引入硅裸片中和硅裸片之外的方式以外，封裝還去除由電路產生的熱且提供機械支撐。最后，封裝還保護裸片免受例如濕度的環境條件影響。此外，封裝技術繼續對例如微處理器、信號處理器等等高性能組件的執行和功率耗散具有重大影響。隨著時間的推移，通過內部信號延遲和芯片上電容由于技術縮放的減小，此影響變得更為明顯。

高精度IC現今被裝配后封裝應力影響，從而引起參數位移和電位漂移過溫。例如，電特性(例如，晶體管的閾值電壓、IC的高精度參考電壓等等)可歸因于由封裝材料引起的熱-機械應力而發生漂移。然而，到目前為止的常規解決方案通常依賴于采用具有低模量的彈性的材料，其仍然具有高熱膨脹系數(coefficient of thermal expansion，CTE)。因此，盡管可改進應力抗擾性，但以此類技術封裝的IC裝置仍然展示參數應力和溫度漂移。

包含有源和無源組件的半導體裝置、接合技術和封裝工藝可得益于相對于實現高性能、高可靠性和減小的制造成本的改進。

發明內容

在制造半導體裸片封裝的實例方法中，所述方法可尤其包括裸片制備，其可涉及使來自半導體晶片的一或多個半導體裸片單體化，每個半導體裸片具有多個接合墊。將單體化的半導體裸片附接到具有多個電導體或導電指形件的襯底，其中所述附接包括所選裸片附接材料的合適的涂覆。在一個實施方案中，所選裸片附接材料可包括可升華物質?？梢砸换蚨鄠€階段固化裸片附接材料，繼而使用對應數目的接合線將至少一個單體化的半導體裸片的接合墊線接合到襯底的所述多個電導體。涂覆所選可升華犧牲密封材料以使得團塊或凸塊結構覆蓋單體化裸片的至少一部分和襯底中包含接合線的至少一部分?？缮A犧牲裸片密封材料的凸塊結構也可以一或多個階段固化。涂覆所選模制材料以覆蓋、包覆或以其它方式密封凸塊結構和襯底，其中在模制材料中形成具有所選形狀和大小的至少一針孔通風口以便在后一階段為可升華犧牲密封材料提供升華路徑。在一個實例實施方案中，可以一或多個階段固化模制材料，優選地在此步驟處不會引起可升華材料的升華。接著實現升華過程以使可升華犧牲密封材料氣化，由此允許氣化的密封材料通過模制的針孔通風口逸出，由此形成空腔。在其它變化形式中，取決于實施方案，裸片附接材料還可升華、分層或保持完好。接著使用膜層覆蓋或密封包含針孔通風口的模制結構以完成含有安置在空腔中的至少一個單體化裸片的半導體裸片封裝的制造。

在實例半導體裸片封裝中，所述封裝尤其包括具有多個電導體的襯底和具有多個接合墊的至少一個半導體裸片，其使用對應數目的接合線線接合到襯底的所述多個電導體。提供覆蓋或以其它方式密封半導體裸片的至少一部分、襯底和其間的接合線的模制結構，其中所述模制結構含有通過以下操作形成的空腔或腔室：(i)在模制之前將犧牲密封材料沉積在至少一個半導體裸片上方；且(ii)通過模制結構的針孔通風口使犧牲密封材料升華，且另外其中所述空腔提供安置有至少一個半導體裸片的空間，由于沉積在至少一個半導體裸片與襯底之間的裸片附接材料的升華或收縮/分層而浮于襯底上方。膜層安置在所述模制結構上方或上，氣密密封形成于所述模制結構中的所述針孔通風口以用于提供升華路徑。

附圖說明

圖1A和1B說明根據實例實施例的實例裸片封裝工藝以作為后端半導體制造流程的部分。