[發明專利]數字波束形成系統和方法

在審

• 申請號: 201780028108.3
• 申請日: 2017-03-07
• 公開（公告）號: CN109155643A
• 公開（公告）日: 2019-01-04
• 發明（設計）人: D.賴尼什;A.弗里德曼;D.戈伯曼;Y.加特;L.本韋尼斯蒂
• 申請（專利權）人: 薩迪斯飛英國有限公司
• 主分類號: H04B7/005
• 分類號: H04B7/005;H04B17/11;H01Q1/00
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 陳嵐

1. 一種數字波束形成芯片，包括：

多個數字基帶波束形成通道，其配置并且可操作以用于經由通道端口來連接到與相應天線元件關聯的多個天線通道，以用于經過多個天線元件對于對數據流進行編碼的一個或多個波形信號進行傳送和接收的至少一個；以及

其中所述數字基帶波束形成通道配置并且可操作以將選擇性幅值的相位和時間延遲的至少一個應用于與對由所述多個天線元件所傳送和/或接收的所述波形信號進行編碼的數據流關聯的基帶信號，由此對所述波形信號進行波束形成，以便通過所述波形來產生與相應傳播方向關聯的一個或多個數據編碼波束并且分別對所述數據流進行編碼。

2.如權利要求1所述的數字波束形成芯片，其中，所述數字基帶波束形成通道配置并且可操作以便將選擇性真實時間延遲應用于經過其中所傳遞的所述基帶信號，以由此對所述波形信號進行波束形成。

3.如權利要求2所述的數字波束形成芯片，其中，每個數據流采取經過所述數字基帶波束形成通道中的一個或多個以取樣率串行傳遞的符號流的形式在所述基帶信號中編碼；并且其中所述一個或多個數字基帶波束形成通道的每個數字基帶波束形成通道包括真實時間延遲模塊，所述真實時間延遲模塊適合有選擇地將所選真實時間延遲應用于經過所述數字基帶波束形成通道所傳遞的所述符號流，以由此應用所述波束形成；以及其中所述真實時間延遲模塊配置并且可操作以促進具有比所述數字基帶波束形成通道的所述取樣率更高的時間分辨率的所選時間延遲，由此實現應用具有超過所述取樣率的延遲分辨率的所述波束形成，由此實現具有改進的定向精度的波束形成。

4.如權利要求3所述的數字波束形成芯片，其中，所述真實時間延遲模塊包括可調整時間延遲再取樣器模塊，所述可調整時間延遲再取樣器模塊配置并且可操作以：

- 接收表示所述符號流的數字化信號；

- 得到指示由其來延遲所述數字化信號的時間延遲分數的控制指令，由此所述時間延遲分數包括比與所述數字基帶波束形成通道的所述取樣率關聯的取樣時間更小的時間分量；

- 經由內插對所述數字化信號再取樣，以得到具有與所述數字化信號相似數量的符號的時移再取樣信號；以及

- 輸出所述再取樣信號，由此引入具有比所述取樣率更高的所述時間分辨率的時間延遲。

5. 如權利要求3或4所述的數字波束形成芯片，其中，所述真實時間延遲模塊配置并且可操作以用于以比所述數字基帶波束形成通道的所述取樣率更高的分辨率的時間延遲將所述數字基帶波束形成通道中的所述基帶信號傳播延遲，并且其中所述真實時間延遲模塊包括：

- 移位寄存器，可操作以用于將所述基帶信號延遲測量為數字基帶波束形成傳播的取樣時間的整數倍數的所述時間延遲的整數部分；以及

- 可調整時間延遲再取樣器模塊，配置并且可操作以用于將所述基帶信號延遲包括比所述數字基帶波束形成通道的所述取樣時間的取樣時間更小的所述時間延遲的分量的時間延遲分數。

6.如權利要求3至5中的任一項所述的數字波束形成芯片，其中，所述真實時間延遲模塊包括復數增益模塊，所述復數增益模塊配置并且可操作以用于將所述符號與復數增益相乘，所述復數增益選擇成調整所述時間延遲，以補償所述基帶信號與通帶信號之間的增頻/降頻中關聯的影響。

7.如權利要求1至6中的任一項所述的數字波束形成芯片，其中，所述數字基帶波束形成通道包括在下列至少一個或多個中可操作的波束形成通道：傳輸模式；接收模式；以及傳輸模式和接收模式兩者。

8.如權利要求1至7中的任一項所述的波束形成芯片，包括數字補償通道，由此每個數字補償通道可連接在所述數字基帶波束形成通道中的至少一個與所述芯片的所述通道端口中的至少一個之間，以及配置并且可操作以將數字補償應用于至少一個通道端口的所述信號，以用于對于與將所述至少一個通道端口連接到所述天線元件中的一個或多個的模擬RF前端模塊的(一個或多個)天線通道關聯的模擬偽影進行補償。