[發明專利]減少引腳計數接口

有效

• 申請號: 201780025415.6
• 申請日: 2017-04-14
• 公開（公告）號: CN109074341B
• 公開（公告）日: 2023-04-18
• 發明（設計）人: M·珍;D·弗勒利克;D·D·夏爾馬;B·坦南特;Q·德溫;S·W·利姆
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉瑜;王英

提供了一種裝置，包括一組寄存器和計算塊的接口。計算塊包括物理層塊或介質訪問控制層塊中的一個。該接口包括用于發送異步信號的一個或多個引腳、用于接收異步信號的一個或多個引腳，以及一組引腳，用于傳送特定信號以訪問該組寄存器，其中定義接口的一組控制和狀態信號被映射到該組寄存器的相應位。

相關申請的交叉引用

本申請要求于2016年10月1日提交的美國專利申請序號15/283、310的優先權，該申請要求于2016年5月24日提交的美國臨時專利申請序號62/340、750的優先權。在先申請的公開內容被認為是本申請的公開內容的一部分，并且通過引用方式將其全部內容并入本文。

技術領域

本公開涉及計算系統，并且特別地(但非排他地)涉及計算機接口。

背景技術

半導體工藝和邏輯設計的進步允許增加集成電路器件上可能存在的邏輯量。作為必然結果，計算機系統配置已經從系統中的單個或多個集成電路發展到存在于各個集成電路上的多個核、多個硬件線程和多個邏輯處理器，以及集成在這些處理器內的其他接口。處理器或集成電路通常包括單個物理處理器管芯，其中處理器管芯可包括任何數量的核、硬件線程、邏輯處理器、接口、存儲器、控制器集線器等。隨著處理能力隨著計算系統中設備的數量而增長，插槽和其他設備之間的通信變得更加關鍵。因此，互連已經從主要處理電通信的更傳統的多點總線發展到促進快速通信的全面互連架構。不幸的是，隨著對未來處理器以更高速率消耗相應需求的需求被放在現有互連架構的能力上。互連架構可以基于多種技術，包括快速外圍組件互連(PCIe)、通用串行總線等。

附圖說明

圖1示出了包括互連架構的計算系統的實施例。

圖2示出了包括分層堆棧的互連架構的實施例。

圖3示出了要在互連架構內生成或接收的請求或分組的實施例。

圖4示出了用于互連架構的發射器和接收器對的實施例。

圖5示出了PHY/MAC接口的表示。

圖6示出了PIPE?PHY/MAC接口的第一版本的表示。

圖7示出了PIPE?PHY/MAC接口的第二基于寄存器的版本的表示。

圖8示出了示例PHY/MAC接口的示例狀態和控制寄存器的一部分的表示。

圖9示出了說明涉及示例PHY/MAC接口的寄存器的示例事務的信令圖。

圖10是示出了示例PHY/MAC接口內的示例技術的流程圖。

圖11示出了包括多核處理器的計算系統的框圖的實施例。

圖12示出了計算系統的框圖的另一實施例。

具體實施方式

在以下描述中，闡述了許多具體細節，諸如特定類型的處理器和系統配置、特定硬件結構、特定架構和微架構細節、特定寄存器配置、特定指令類型、特定系統組件、特定測量/高度、特定的處理器流水線階段和操作等的示例，以便提供對本發明的透徹理解。然而，對于本領域技術人員顯而易見的是，不需要采用這些具體細節來實施本發明。在其他實例中，沒有詳細描述眾所周知的組件或方法，例如特定和替代處理器架構、用于所描述的算法的特定邏輯電路/代碼、特定固件代碼、特定互連操作、特定邏輯配置、特定制造技術和材料、特定編譯器實現、算法在代碼中的特定表達、特定的斷電和門控技術/邏輯以及計算機系統的其他特定操作細節，以免不必要地模糊本發明。