[發明專利]增強型動態時鐘和電壓縮放(DCVS)方案

有效

• 申請號: 201780022134.5
• 申請日: 2017-02-24
• 公開（公告）號: CN108885486B
• 公開（公告）日: 2021-05-25
• 發明（設計）人: 樸熙俊;C·杜羅尤
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F1/3234
• 分類號: G06F1/3234;G06F1/3203;G06F1/324;G06F1/3287;G06F1/329
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

在某些方面，一種用于頻率縮放的方法包括確定多個處理器中是否僅子集是活動的，其中多個處理器共享一個或多個資源。該方法還包括如果確定僅多個處理器的子集是活動的、并且多個處理器的子集中的至少一個處理器的頻率低于頻率閾值，則增加該至少一個處理器的頻率。例如，這可以被進行以增加一個或多個共享資源的空閑模式的持續時間并且實現包括多個處理器、一個或多個共享資源和/或其他功能塊的系統的總體功率降低。

相關申請的交叉引用

本申請要求于2016年4月8日在美國專利商標局提交的非臨時申請No.15/094,909的優先權和權益，其全部內容通過引用并入本文。

技術領域

本公開的各方面總體上涉及處理器，并且更具體地涉及處理器的動態時鐘和電壓縮放(DCVS)。

背景技術

片上系統(SoC)包括集成在芯片上的多個處理器。例如，SoC可以包括以下中的兩個或更多個：中央處理單元(CPU)、顯示處理器、視頻編碼器/解碼器、音頻處理器、圖形處理單元(GPU)等。通常，SoC包括在多個處理器之間共享的資源。例如，共享資源可以包括被配置為將處理器與外部存儲器(例如，動態隨機存取存儲器(DRAM))對接的共享存儲器接口。共享資源還可以包括共享電源軌、共享系統總線等。

發明內容

以下呈現一個或多個實施例的簡要概述，以便提供對這樣的實施例的基本理解。本概述不是所有預期實施例的廣泛概述，并且既不旨在標識所有實施例的關鍵或重要元素，也不旨在界定任何或所有實施例的范圍。其唯一目的是以簡化的形式呈現一個或多個實施例的一些概念，作為稍后呈現的更詳細描述的序言。

根據一個方面，提供了一種用于頻率縮放的方法。該方法包括確定多個處理器中是否僅子集是活動的，其中多個處理器共享一個或多個資源。該方法還包括如果確定僅多個處理器的子集是活動的、并且多個處理器的子集中的至少一個處理器的頻率低于頻率閾值，則增加該至少一個處理器的頻率。

第二方面涉及一種用于頻率縮放的裝置。該裝置包括用于確定多個處理器中是否僅子集是活動的部件，其中多個處理器共享一個或多個資源。該裝置還包括用于在確定僅多個處理器的子集是活動的、并且多個處理器的子集中的至少一個處理器的頻率低于頻率閾值的情況下增加該至少一個處理器的頻率的部件。

第三方面涉及一種系統。該系統包括多個處理器，其中多個處理器共享一個或多個資源。該系統還包括資源管理器，資源管理器被配置為確定多個處理器中是否僅子集是活動的，并且如果確定僅多個處理器的子集是活動的、并且多個處理器的子集中的至少一個處理器的頻率低于頻率閾值，則增加該至少一個處理器的頻率。

為了實現前述和相關目的，一個或多個實施例包括在下文中充分描述并且在權利要求中特別指出的特征。以下描述和附圖詳細闡述了一個或多個實施例的某些說明性方面。然而，這些方面僅指示可以運用各種實施例的原理的各種方式中的一些，并且所描述的實施例旨在包括所有這樣的方面及其等同物。

附圖說明

圖1示出了根據本公開的某些方面的包括多個處理器的片上系統(SoC)的示例。

圖2是示出根據本公開的某些方面的多個處理器和共享資源隨時間的示例性活動的時間線。

圖3是示出根據本公開的某些方面的、其中處理器被加速以增加共享資源的空閑持續時間的示例的時間線。

圖4示出了根據本公開的某些方面的包括資源管理器的SoC的示例。

圖5是示出作為時鐘頻率的函數的處理器的功率的示例的曲線圖。

圖6示出了根據本公開的某些方面的動態時鐘電壓縮放(DCVS)方案的實例。

圖7示出了根據本公開的某些方面的用于處理器的可用時鐘頻率的示例。