[發明專利]判決反饋均衡器

有效

• 申請號: 201780021757.0
• 申請日: 2017-03-23
• 公開（公告）號: CN108886503B
• 公開（公告）日: 2021-08-24
• 發明（設計）人: 張琨永;S·W·林;K·H·譚
• 申請（專利權）人: 賽靈思公司
• 主分類號: H04L25/03
• 分類號: H04L25/03
• 代理公司: 北京市君合律師事務所 11517
• 代理人: 毛健;杜小鋒

一種裝置，包括判決反饋均衡器(圖2，206；圖4，206)，所述判決反饋均衡器被配置成接收基于第一時鐘(圖3，ADC輸出時鐘)生成的并行信號(圖4，214)。所述判決反饋均衡器包括第一均衡模塊(圖4，[DFE[0])，其被配置為在第一時鐘的第一時鐘周期[圖3，306]期間接收由所述并行信號提供的第一組并行符號(圖3，ADC[0:N?1])的第一符號(圖3，ADC[0])。由第一均衡模塊對第一符號執行判決反饋均衡以提供第一判定(圖4，422，D[0])到第二均衡模塊。所述第二均衡模塊(圖4，DFE[1])被配置為，在第一時鐘周期期間，接收第一組并行符號的第二符號(圖3，ADC[1])，并且使用從第一均衡模塊接收的第一判定對第二符號執行判決反饋均衡，以提供第二判定(圖4，422，D[1])。

技術領域

本申請的示例總體上涉及集成電路(“IC”)，具體地，涉及包括判決反饋均衡器的IC的實施例。

背景技術

隨著數據速率增加以滿足對更高數據吞吐量的需求，通過通信信道傳輸的信號越來越容易受到由通信信道的頻率相關的信號損失(例如，符號間干擾(ISI))和諸如串擾、回聲、信號色散和失真的其他噪聲)導致的損害?？墒褂门袥Q反饋均衡器(DFE)根據先前判定的來自接收信號的符號通過使用反饋環來去除ISI和其他噪聲。然而，傳統的DFE受限于在單個符號周期(也稱為“單位間隔”或UI)中對符號執行ISI去除，該單個符號周期即通信信道的波特率。這種時序約束可能限制DFE的運行。

因此，提供一種有助于滿足對更高吞吐量的不斷增長需求的實現判決反饋均衡的改進方法將是合乎需要且有用的。

發明內容

在根據本公開內容的一些實施例中，一種裝置包括判決反饋均衡器，其被配置為接收基于第一時鐘生成的并行信號。判決反饋均衡器包括第一均衡模塊，其被配置為在第一時鐘的第一時鐘周期期間接收由并行信號提供的第一組并行符號的第一符號，并且對第一符號執行判決反饋均衡以提供第一判定到第二均衡模塊。第二均衡模塊被配置為，在第一時鐘周期期間，接收第一組并行符號的第二符號，并使用從第一均衡模塊接收的第一判定對第二符號執行判決反饋均衡，以提供第二判定。

在一些實施例中，判決反饋均衡器包括第三均衡模塊，其被配置為接收第一組并行符號的第三符號并對第三符號執行判決反饋均衡，并在第一時鐘周期期間提供第三判定到存儲元件。判決反饋均衡器還包括第一存儲元件，其耦合到第三均衡模塊并且被配置為將從第三均衡模塊接收的第三判定提供給第一均衡模塊。

在一些實施例中，第一均衡模塊被配置為在時鐘的第二時鐘周期期間接收由并行信號提供的第二組并行符號的第四符號，并且使用從所述存儲元件接收的第三判定，對第四符號執行判決反饋均衡，以提供通過使用在第二時鐘周期期間從所述第一存儲元件接收的第三判定而確定的第四判定。

在一些實施例中，所述第一存儲元件是觸發器。

在一些實施例中，所述第一，第二和第三均衡模塊中的每一個包括：選擇線輸入，其被配置為基于先前檢測的符號接收判定；以及選擇元件，其被耦合到多個推測路徑，以便使用所述選擇線輸入從推測路徑中選擇輸出。

在一些實施例中，所述選擇元件是多路復用器。

在一些實施例中，在由第一均衡模塊提供的第一判定與由第二均衡模塊提供的第二判定之間的延遲是由第二均衡模塊的多路復用器引起的。

在一些實施例中，所述第一存儲元件被配置為在觸發所述觸發器的時鐘的下一個時鐘邊沿的至少提前觸發器的建立時間，接收來自第三均衡模塊的第三判定，以及所述第一均衡模塊被配置為在下一個時鐘邊沿的至少延后觸發器的時鐘到Q端時間接收第四符號。

在一些實施例中，由所述并行信號提供的符號是PAM-4符號。

在一些實施例中，所述并行信號是由模擬-數字轉換器(ADC)通過使用具有符號速率的輸入信號而提供的。所述符號速率是N乘以第一時鐘的時鐘速率，其中N是由并行信號提供的并行符號的個數。