[發明專利]調節器電路

有效

• 申請號: 201780018481.0
• 申請日: 2017-03-22
• 公開（公告）號: CN108885474B
• 公開（公告）日: 2020-05-19
• 發明（設計）人: 小野貴史;持田禮司
• 申請（專利權）人: 松下知識產權經營株式會社
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 呂文卓

調節器電路(200)，具備：電壓檢測電路部(10)，檢測輸出節點的輸出電壓的大小，輸出示出檢測結果的反饋電壓；誤差放大電路部(11)，對基準電壓與所述反饋電壓進行比較，輸出比較結果的電壓；輸出電路部(12)，按照所述誤差放大電路部的輸出，向所述輸出節點提供輸出電流；電流檢測電路部(16)，檢測所述輸出電流的大小；以及電流偏置電路部(15)，向所述輸出節點提供輸出偏置電流，根據所述電流檢測電路部的檢測結果，使所述輸出偏置電流增加或減少。

技術領域

本公開涉及調節器電路。

背景技術

說明以往的調節器電路。圖12A是示出專利文獻1所示的以往的調節器電路的結構的圖。調節器電路的輸出級的PMOS晶體管202，對負載提供充分的電流。偏置電壓Vbias，不依賴于環境而使NMOS晶體管204在飽和區工作。

圖12B是示出圖12A的調節器電路的對負載電流的輸出電壓的特性的圖。NMOS晶體管204在飽和區工作，因此，相對于負載電流的變化的輸出電壓的變動比較小。

如上所述，專利文獻1所示的以往的調節器電路，在輸出VREG，設置在飽和區工作的NMOS晶體管204，使一定的輸出偏置電流流動，從而提高輸出電流的最小值，抑制相對于負載電流的變化的輸出電壓變動。

(現有技術文獻)

(專利文獻)

專利文獻1：美國專利第8378654號說明書

但是，專利文獻1所示的以往的調節器電路中，與負載電流無關，而使一定的輸出偏置電流流動，因此存在的課題是，若負載電流變大，則與不使輸出偏置電流流動的情況相比，輸出電壓大幅度降低。

發明內容

本公開，鑒于所述課題，提供能夠抑制相對于負載電流的變化的輸出電壓的變動，并且，即使在負載電流大的情況下，也能夠抑制輸出電壓的降低的調節器電路。

為了題解所述課題，本公開的實施方案之一的調節器電路，具備：電壓檢測電路部，檢測輸出節點的輸出電壓的大小，輸出示出檢測結果的反饋電壓；誤差放大電路部，對基準電壓與所述反饋電壓進行比較，輸出比較結果的電壓；輸出電路部，按照所述誤差放大電路部的輸出，向所述輸出節點提供輸出電流；電流檢測電路部，檢測所述輸出電流的大小；以及電流偏置電路部，向所述輸出節點提供輸出偏置電流，根據所述電流檢測電路部的檢測結果，使所述輸出偏置電流增加或減少。

本公開的調節器電路，能夠抑制相對于負載電流的變化的輸出電壓的變動，并且，即使在負載電流大的情況下，也能夠抑制輸出電壓的降低。

附圖說明

圖1是示出實施例1的調節器電路的結構例以及周邊的電路的圖。

圖2是示出實施例1以及2的調節器電路的特性例的圖。

圖3是示出實施例1以及2的調節器電路的特性例的另一個例子的圖。

圖4是示出實施例2的調節器電路的結構例以及周邊的電路的圖。

圖5是示出實施例3的調節器電路的結構例以及周邊的電路的圖。

圖6是示出實施例3的調節器電路的特性例的圖。

圖7是示出能夠適用的箝位電路部的另一個例子的圖。

圖8是示出實施例4的調節器電路的結構例以及周邊的電路的圖。

圖9是示出AD轉換電路部的結構例的圖。

圖10是示出實施例4的調節器電路的特性例的圖。

圖11是示出實施例5的調節器電路的結構例以及周邊的電路的圖。