[發明專利]高效功率電壓電平轉換器電路

有效

• 申請號: 201780018467.0
• 申請日: 2017-03-10
• 公開（公告）號: CN108886355B
• 公開（公告）日: 2022-03-29
• 發明（設計）人: R·K·納德卡爾尼;A·科雷亞萊二世
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H03K3/012
• 分類號: H03K3/012;H03K3/356;H03K19/00;H03K19/017
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

所公開的系統和方法涉及一種高效功率電壓電平轉換器。在其中第一電壓域的第一供電電壓(vdd1)與第二電壓域的第二供電電壓(vdd2)不同的正常模式中，所述電壓電平轉換器(250)轉換所述第一電壓域中的輸入信號(a，a_n)為所述第二電壓域中的輸出信號。在其中所述第一供電電壓與所述第二供電電壓大體上相同的旁路模式中，旁路電路(252)經配置以繞過所述電壓電平轉換器(250)且在所述第一電壓域中提供所述輸入信號作為所述輸出信號，由此在所述旁路模式中避免所述電壓電平轉換器引入的延遲。此外，下電電路(275)經配置以在所述旁路模式中，但不在所述正常模式中，下電所述電壓電平轉換器。

技術領域

所公開的方面涉及用于處理系統的電壓電源。更具體地說，示范性方面針對于用于第一電壓域與第二電壓域之間的電壓電平轉換的高效功率電壓電平轉換器電路。

背景技術

現代的處理系統(例如，系統級芯片或“SOC”)可包含多種子系統或組件，其可具有不同頻率和功率考量。相應地，SOC的不同部分可具有不同供電電壓。舉例來說，存儲器系統可包含存儲器單元(例如，靜態隨機存取存儲器或“SRAM”單元)，其可以供應有更高供電電壓，而中央處理單元(central processing unit，CPU)或處理器核心的邏輯單元可能支持更低供電電壓。因此，SOC可以被設計具有兩個或超過兩個電壓島或電壓域(例如，邏輯電壓域、存儲器電壓域等)，各電壓域具有被定制成適合電壓域中的組件(例如，邏輯單元、存儲器單元等)的電壓考量的對應電壓電源。

可能存在跨越兩個電壓域的信號，例如，邏輯電壓域中的CPU發布的，到存儲器電壓域中的存儲器系統的讀取或寫入命令。對于這種信號，轉換電路，其在本領域中被稱為“電壓電平轉換器”，可以被提供來將信號從第一電壓域轉換到第二電壓域。然而，在一些情況下，可以動態地縮放一或多個電壓域的電壓，這可以導致第一和第二電壓域的供電電壓相等或大體上相同(例如，在“加速模式”中，如在本領域中已知，其中邏輯電壓域的先前低供電電壓可以被縮放到更高的供電電壓來以更高的頻率操作邏輯單元，并且其中邏輯電壓域的更高供電電壓可以大體上與存儲器電壓域的供電電壓相同)。在所述情況下，將不需要第一和第二電壓域之間的電壓電平轉換器，這是因為第一和第二電壓域的供電電壓大體上相同。

然而，在常規的設計中，電壓電平轉換器可能仍然激活，且不必要地執行第一和第二電壓域之間的信號的電壓轉換，即使第一和第二電壓域的供電電壓大體上相同。通過保持激活和處于信號路徑中，電壓電平轉換器始終消耗功率且在信號路徑中添加延遲，甚至當電壓電平轉換不被需要時也是如此。

發明內容

本發明的示范性方面針對于用于高效功率電壓電平轉換器的系統和方法。在第一電壓域的第一供電電壓與第二電壓域的第二供電電壓不同的正常模式中，電壓電平轉換器轉換所述第一電壓域中的輸入信號為所述第二電壓域中的輸出信號。在所述第一供電電壓與所述第二供電電壓大體上相同的旁路模式中，旁路電路經配置以繞過所述電壓電平轉換器且在所述第一電壓域中提供所述輸入信號作為所述輸出信號，由此在所述旁路模式中避免所述電壓電平轉換器引入的延遲。進一步，下電電路經配置以在所述旁路模式中下電所述電壓電平轉換器，而不在所述正常模式中如此做。

舉例來說，一個示范性方面是針對一種設備，其包括：電壓電平轉換器，其經配置以，在第一電壓域的第一供電電壓與第二電壓域的第二供電電壓不同的正常模式中，轉換所述第一電壓域中的輸入信號為所述第二電壓域中的輸出信號；旁路電路，其經配置以，在所述第一供電電壓與所述第二供電電壓大體上相同的旁路模式中，繞過所述電壓電平轉換器，且在所述第一電壓域中提供所述輸入信號作為所述輸出信號；以及下電電路，其經配置以在所述旁路模式中，但不在所述正常模式中，下電所述電壓電平轉換器。