[發(fā)明專利]模擬協(xié)處理器

有效

• 申請?zhí)枺?/td>: 201780016190.8
• 申請日: 2017-02-08
• 公開（公告）號: CN108780492B
• 公開（公告）日: 2021-12-14
• 發(fā)明（設(shè)計(jì)）人: J·古帕塔;N·阿斯雷亞斯;A·馬修;B·珀羅
• 申請（專利權(quán)）人: 斯佩羅設(shè)備公司
• 主分類號: G06G7/16
• 分類號: G06G7/16;G06G7/19;G06N3/063
• 代理公司: 北京三友知識產(chǎn)權(quán)代理有限公司 11127
• 代理人: 黃綸偉;李輝

一種協(xié)處理器被配置用于執(zhí)行向量矩陣乘法(VMM)以求解諸如偏微分方程(PDE)的計(jì)算問題。可通過利用模擬縱橫陣列調(diào)用輸入信號與傅里葉基函數(shù)的VMM來實(shí)現(xiàn)模擬離散傅里葉變換(DFT)。可通過實(shí)現(xiàn)頻譜PDE求解方法作為大規(guī)模離散化有限差分方法的替代，同時利用通過縱橫陣列實(shí)現(xiàn)的固有并行性來求解線性和非線性PDE。模擬縱橫陣列可在CMOS和憶阻器或者包括CMOS和憶阻器的組合的混合解決方案中實(shí)現(xiàn)。

相關(guān)申請

本申請要求2016年2月8日提交的美國臨時申請No.62/292,458的權(quán)益。上述申請的完整教導(dǎo)通過引用并入本文。

背景技術(shù)

憶阻器是行為像電阻開關(guān)一樣的器件，其可基于所施加的電壓和電流的歷史保持內(nèi)阻狀態(tài)。憶阻器可存儲和處理信息，并且提供超過傳統(tǒng)集成電路技術(shù)的若干性能特性。重要的一類憶阻器件是基于離子運(yùn)動的雙端電阻開關(guān)，其由簡單的導(dǎo)體-絕緣體-導(dǎo)體薄膜疊層構(gòu)建而成。對于大規(guī)模應(yīng)用，憶阻器器件可按照縱橫(crossbar)陣列的形式使用。

發(fā)明內(nèi)容

在一個實(shí)施方式中，一種電路經(jīng)由向量矩陣乘法(VMM)提供模擬協(xié)處理。該電路可包括信號生成器、憶阻器網(wǎng)絡(luò)和支持輸入/輸出(I/O)電路。信號生成器基于VMM的至少一個系數(shù)來生成編程信號。憶阻器網(wǎng)絡(luò)包括憶阻器陣列。讀/寫控制電路可被配置為在憶阻器網(wǎng)絡(luò)處選擇性地允許讀和寫操作。憶阻器控制電路可被配置為選擇性地允許憶阻器的選擇，其中憶阻器控制電路可包括列開關(guān)復(fù)用器、行開關(guān)復(fù)用器和地址編碼器中的一個或更多個。寫電路可被配置為基于編程信號設(shè)定網(wǎng)絡(luò)內(nèi)的至少一個電阻值，其中寫電路可包括電壓轉(zhuǎn)換器/驅(qū)動器。讀輸入電路可被配置為將至少一個輸入信號施加到憶阻器網(wǎng)絡(luò)，該輸入信號與向量對應(yīng)，其中讀輸入電路可包括電壓轉(zhuǎn)換器/驅(qū)動器。讀出電路可被配置為讀取在憶阻器網(wǎng)絡(luò)處的至少一個電流值并基于所述至少一個電流值生成輸出信號。

在另外的實(shí)施方式中，憶阻器網(wǎng)絡(luò)可包括按照分壓器配置布置的多個憶阻器。憶阻器網(wǎng)絡(luò)還可包括電路元件的陣列，各個電路元件包括與晶體管串聯(lián)的憶阻器，該晶體管被配置為選擇性地允許電流通過相應(yīng)憶阻器。

在另外的實(shí)施方式中，編程信號可基于至少一個離散傅里葉變換(DFT)系數(shù)。憶阻器網(wǎng)絡(luò)包括憶阻器的多個子陣列，多個子陣列中的第一子陣列被應(yīng)用于DFT系數(shù)的實(shí)部，多個子陣列中的第二子陣列被應(yīng)用于DFT子陣列的虛部。輸入信號可具有電壓值，該電壓值是預(yù)期用于乘法的輸入向量的函數(shù)。讀出電路還可被配置為作為向量與憶阻器網(wǎng)絡(luò)的編程的電阻值的VMM函數(shù)的結(jié)果生成輸出信號。

在另外的實(shí)施方式中，讀出電路還可被配置為檢測憶阻器網(wǎng)絡(luò)的多個節(jié)點(diǎn)處的電流，其中輸出信號是所述電流的函數(shù)。讀出電路還可包括被配置為輸出表示輸出信號的數(shù)字值的模數(shù)轉(zhuǎn)換器(ADC)。寫電路還可被配置為基于編程信號來生成基于乘法系數(shù)的至少一個模擬設(shè)定信號以設(shè)定所述至少一個電阻值，其中所述至少一個模擬信號被施加到憶阻器網(wǎng)絡(luò)。數(shù)模轉(zhuǎn)換器(DAC)可被配置為基于編程信號生成所述至少一個模擬設(shè)定信號。

在另外的實(shí)施方式中，數(shù)模轉(zhuǎn)換器(DAC)可被配置為基于所述向量來生成所述至少一個輸入信號。讀出電路還可包括被配置為將輸出電流轉(zhuǎn)換為電壓值的跨阻放大器，輸出信號包括所述電壓值。讀電路還可被配置為生成至少一個模擬輸入信號以與憶阻器網(wǎng)絡(luò)的至少一個電阻值相乘，所述至少一個模擬輸入信號被施加到憶阻器網(wǎng)絡(luò)。