[發明專利]用于針對拐角轉變的經修改解碼的設備和方法

有效

• 申請號: 201780012070.0
• 申請日: 2017-02-14
• 公開（公告）號: CN108701476B
• 公開（公告）日: 2022-07-22
• 發明（設計）人: G·基爾希;M·斯特德曼
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C8/10
• 分類號: G11C8/10;G11C8/06
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本公開的實例提供用于使用經修改解碼執行拐角轉變的設備和方法。實例設備可包括：存儲器單元陣列；以及解碼電路，其耦合到所述陣列且包含經配置以修改對應于至少一個數據元素的與對所述至少一個數據元素執行拐角轉變操作相關聯的地址的邏輯。所述邏輯可經配置以根據列選擇組件修改對應于所述至少一個數據元素的所述地址。

技術領域

本公開大體上涉及半導體存儲器設備和方法，且更明確地說，涉及與用于拐角轉變操作的經修改解碼相關的設備和方法。

背景技術

存儲器裝置通常被提供為計算機或其它電子系統中的內部半導體集成電路。存在許多不同類型的存儲器，包含易失性和非易失性存儲器。易失性存儲器會需要功率以維持其數據(例如，主機數據、誤差數據等)且包含隨機存取存儲器(random access memory，RAM)、動態隨機存取存儲器(dynamic random access memory，DRAM)、靜態隨機存取存儲器(static random access memory，SRAM)、同步動態隨機存取存儲器(synchronous dynamicrandom access memory，SDRAM)和閘流體隨機存取存儲器(thyristor random accessmemory，TRAM)，以及其它存儲器。非易失性存儲器可通過在未被供電時保持所存儲數據來提供持久數據，且可包含NAND快閃存儲器、NOR快閃存儲器和電阻可變存儲器，例如相變隨機存取存儲器(phase change random access memory，PCRAM)、電阻性隨機存取存儲器(resistive random access memory，RRAM)以及磁阻隨機存取存儲器(magnetoresistiverandom access memory，MRAM)，例如自旋力矩轉移隨機存取存儲器(spin torquetransfer random access memory，STT RAM)，以及其它存儲器。

電子系統常常包含數個處理資源(例如，一或多個處理器)，其可檢索并執行指令且將所執行指令的結果存儲到合適位置。處理器可包括可執行指令以對數據(例如，一或多個操作數)執行邏輯運算(例如，AND、OR、NOT、NAND、NOR和XOR邏輯運算)的數個功能單元(例如，本文中稱為功能單元電路)，例如算術邏輯單元(ALU)電路、浮點單元(FPU)電路和/或組合邏輯塊。

電子系統中的數個組件可涉及向功能單元電路提供指令以供執行。所述指令可例如由例如控制器和/或主機處理器等處理資源產生。數據(例如，將對其執行指令以執行邏輯運算的操作數)可存儲于存儲器陣列中，所述存儲器陣列可由功能單元電路存取。可從存儲器陣列檢索指令和/或數據，且在功能單元電路開始對所述數據執行指令之前對所述指令和/或數據進行排序和/或緩沖。此外，由于可能經由功能單元電路在一個或多個時鐘循環中執行不同類型的操作，因此也可對操作的中間結果和/或數據進行排序和/或緩沖。

在許多情況下，處理資源(例如，處理器和/或相關聯功能單元電路)可在存儲器陣列外部，且可存取(例如，經由處理資源與存儲器陣列之間的總線)數據以執行指令。數據可經由總線從存儲器陣列移動到在存儲器陣列外部的寄存器。

數據可以數種布置存儲在存儲器陣列的存儲器單元中。舉例來說，在水平地存儲時，數據的若干部分可存儲在耦合到多個感測線和存取線的存儲器單元中。同時，在豎直地存儲時，數據的若干部分可存儲在耦合到感測線和多個存取線的存儲器單元中。

附圖說明

圖1A是根據本公開的數個實施例的呈包含存儲器裝置的計算系統形式的設備的框圖。

圖1B是根據本公開的數個實施例的存儲器陣列的一部分的示意圖。

圖2A說明根據特定存儲格式存儲在陣列中的數據。

圖2B說明根據特定存儲格式存儲在陣列中的數據。

圖3A說明根據本公開的數個實施例的存儲在陣列中的數個數據元素。