[發明專利]利用斷開及短路檢測兩者的互連監測

有效

• 申請號: 201780004328.2
• 申請日: 2017-03-03
• 公開（公告）號: CN108292614B
• 公開（公告）日: 2023-01-10
• 發明（設計）人: R·L·葉奇
• 申請（專利權）人: 密克羅奇普技術公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 沈錦華

1.一種用于半導體制作過程監測的系統，所述系統至少包括：

半導體芯片；

陣列，其安置于所述半導體芯片上；

所述陣列包括多個二極管，每一二極管與包括多個垂直互連件及金屬觸點的堆疊相關聯，所述堆疊與所述二極管串聯連接形成二極管堆疊組合且每一堆疊包括金屬環繞物；

多個控制機構，其用于對所述多個二極管進行尋址；

其中所述多個控制機構包括：

第一反相器，其用于將高電壓或低電壓施加到所述陣列中的所述二極管堆疊組合的多個列，所述第一反相器連接于每一二極管堆疊組合的第一端處，其中每一第一反相器包括接收反向邏輯信號且經配置以使饋送到用于施加相對高或低電壓的裝置的邏輯信號反相的反向邏輯；及

第二反相器，其用于將高電壓或低電壓施加到所述陣列中的所述二極管堆疊組合的多個行，所述第二反相器連接于所述二極管堆疊組合的第二端處，其中每一第二反相器包括接收經反相反向邏輯信號且經配置以使饋送到用于施加相對高或低電壓的所述裝置的邏輯信號反相的反向邏輯。

2.根據權利要求1所述的系統，其中：

所述二極管是通過將第一p型半導體沉積到布置于p型襯底內的n型阱中而形成；

所述半導體芯片進一步包括用于每一二極管的多個電連接，所述電連接各自通過將第二p型半導體沉積到所述p型襯底中而形成；且

所述陣列進一步包括由所述電連接、所述p型襯底、所述n型阱及所述第一p型半導體沉積構成的多個p-n-p寄生晶體管。

3.根據權利要求2所述的系統，其中所述寄生晶體管與所述二極管共用物理位置，且所述寄生晶體管與所述二極管并聯連接。

4.根據權利要求2所述的系統，其中多個p型半導體區域鄰近于每一所述二極管而沉積，且所述p型半導體區域連接到鄰近于所述芯片的所述p型襯底中的所述二極管的晶體管的端子。

5.根據權利要求4所述的系統，其中鄰近于所述陣列中的每一二極管的所述p型半導體區域被連接。

6.根據權利要求4所述的系統，其中所述p型半導體區域連接到第一電壓，所述電壓具有比適用于二極管與堆疊組合的列的所述高電壓低的電位。

7.根據權利要求1到6中任一權利要求所述的系統，其中所述多個控制機構進一步包括用于切斷電壓源的連接以允許來自所述多個二極管中的未選擇二極管浮動的晶體管。

8.一種用于半導體制作過程監測的半導體芯片，所述芯片至少包括：

陣列，

所述陣列包括：

多個二極管，每一二極管與包含多個垂直互連件及金屬觸點的堆疊相關聯，

所述多個二極管中的每一者與所述相關聯堆疊串聯連接以形成二極管堆疊組合；

每一堆疊包括金屬環繞物；及

多個控制機構，其用于對所述多個二極管進行尋址；

其中所述控制機構包括：

用于將高或低電壓施加到所述陣列中的所述二極管堆疊組合的一或多個列的第一反相器，所述第一反相器連接于所述二極管堆疊組合的第一端處；

用于將高或低電壓施加到所述陣列中的所述二極管堆疊組合的一或多個行的第二反相器，所述第二反相器連接于所述二極管堆疊組合的第二端處，及

可逆解碼器，其用于控制所述第一反相器和所述第二反相器的極性；及

電流計，其測量通過所述二極管堆疊組合的電流。

9.根據權利要求8所述的半導體芯片，其中所述控制機構包括反相器。

10.根據權利要求8所述的半導體芯片，其進一步包括用于每一二極管的多個電連接，其中所述二極管包括所述半導體芯片內的p-n過渡區，所述p-n過渡區通過將第一p型半導體沉積到布置于p型襯底中的n型阱中而形成；

所述電連接包含將第二p型半導體沉積到所述p型襯底中；且

所述陣列進一步包括多個p-n-p寄生晶體管，所述p-n-p寄生晶體管包括所述多個電連接、所述p型襯底、所述n型阱及所述第一p型半導體沉積。