[實用新型]一種三維芯片堆疊芯片尺寸封裝結構

有效

• 申請號: 201721894025.6
• 申請日: 2017-12-28
• 公開（公告）號: CN207602549U
• 公開（公告）日: 2018-07-10
• 發明（設計）人: 王小龍;于大全;詹亮;劉宇環;劉衛東
• 申請（專利權）人: 華天科技（西安）有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/488;H01L21/56;H01L21/60
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 徐文權

本實用新型公開了一種三維芯片堆疊芯片尺寸封裝結構，包含一個第一芯片和至少一個第二芯片，第一芯片具有上下兩個表面，第一芯片的上表面設置有若干焊盤，焊盤上設置有焊盤導電層，第二芯片通過倒裝和第一芯片上表面焊盤的導電層互連，第一芯片上設置有高于第二芯片的BGA球，第一芯片上表面、第二芯片和BGA球被模塑料包裹，BGA球頂部置于模塑料外。本實用新型在只封裝第一芯片和其上設置有第二芯片和BGA球，能夠更好的控制封裝后的芯片高度；將BGA球直接與第一芯片連接，能夠直接將熱量傳到至第一芯片，從而獲得更好的散熱效果，并且本封裝結構中芯片的連接距離小，減小了芯片的翹曲，能夠提供更好的電學性能。

技術領域

本實用新型屬于傳感器封裝領域，具體涉及一種三維芯片堆疊芯片尺寸封裝結構。

背景技術

隨著人們對電子產品小型化的需求，電子產品的設計朝向輕、薄、短、小的趨勢發展。利用三維芯片堆疊技術可實現高密度芯片構裝，并具有高效率及低耗能等優點。在傳統的三維芯片堆疊工藝中將兩個芯片接合在一起并且在每個芯片和襯底上的接觸焊盤之間形成電連接。例如，將兩個芯片相互疊加接合。然后將堆疊的芯片與載體襯底相接合并且通過引線接合將每個芯片上的接觸焊盤與載體襯底上的接觸焊盤電連接。然而，這要求載體襯底大于用于引線接合的芯片，且封裝體包含了載體的厚度。隨著人們對電子產品的電學性能要求及小型化需求越來越高，傳統的三維芯片堆疊工藝已經無法滿足薄小的結構及優良的電學性能。

實用新型內容

本實用新型的目的在于克服上述不足，提供一種三維芯片堆疊芯片尺寸封裝結構，可有效減薄產品的封裝厚度，改善封裝產品的翹曲問題，同時可表現出優良的電學性能。

為了達到上述目的，一種三維芯片堆疊芯片尺寸封裝結構，包含一個第一芯片和至少一個第二芯片，第一芯片具有上下兩個表面，第一芯片的上表面設置有若干焊盤，焊盤上設置有焊盤導電層，第二芯片通過倒裝和第一芯片上表面焊盤的導電層互連，第一芯片上設置有高于第二芯片的BGA球，第一芯片上表面、第二芯片和BGA球被模塑料包裹，BGA球頂部置于模塑料外。

所述焊盤導電層為銅、鎳和金混合鍍層或銅和錫混合鍍層或銅、鎳和錫混合鍍層。

所述第二芯片厚度為100～250μm。

所述BGA球的直徑為200～300μm，BGA球與第二芯片間的距離>20μm。

BGA球為銅或聚合物核球。

與現有技術相比，本實用新型的將所有原件一次封裝在一個塑封體內，本實用新型在塑封時，只對芯片部分和BGA球部分進行塑封，能夠更好的控制封裝后的產品高度，該技術在封裝時不需要加入基板，使封裝后的尺寸小型薄型化，能夠表現出更加優良的電學性能；將BGA 球直接與第一芯片互連，表現出更加優良的散熱性能，并且該封裝結構中第一芯片和第二芯片的連接距離小，減小了芯片的翹曲，能夠提供表現出更加優良的共面性。

附圖說明

圖1為本實用新型的結構示意圖；

其中，1、第一芯片；2、第二芯片；3、BGA球；4、焊盤；5、焊盤導電層；6、模塑料。

具體實施方式

下面結合附圖對本實用新型做進一步說明。

參見圖1，一種三維芯片堆疊芯片尺寸封裝結構，其特征在于，包含一個第一芯片1和至少一個第二芯片2，第一芯片1具有上下兩個表面，第一芯片1的上表面設置有若干焊盤4，焊盤4上設置有焊盤導電層5，第二芯片2通過倒裝和第一芯片1上表面焊盤的導電層5互連，第一芯片1上設置有高于第二芯片2的BGA球3，BGA球3為銅或聚合物核球，第一芯片1 上表面、第二芯片2和BGA球3被模塑料6包裹，BGA球3頂部置于模塑料6外。

優選的，焊盤導電層5為銅、鎳和金混合鍍層或銅和錫混合鍍層或銅、鎳和錫混合鍍層。