[實用新型]一種半導體芯片的封裝結構

有效

• 申請號: 201721875215.3
• 申請日: 2017-12-28
• 公開（公告）號: CN207818561U
• 公開（公告）日: 2018-09-04
• 發明（設計）人: 張黎;賴志明;陳錦輝;陳棟
• 申請（專利權）人: 江陰長電先進封裝有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/31;H01L21/56
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 趙華

1.一種半導體芯片的封裝結構，其特征在于，其包括硅基本體（10），所述硅基本體（10）的正面設有鈍化層并嵌有芯片焊盤，其鈍化層開口露出芯片焊盤的上表面，其特征在于，

在所述硅基本體的上方設置再布線金屬層Ⅰ（14）并設置若干個輸入/輸出端Ⅰ（141），所述再布線金屬層Ⅰ（14）與芯片焊盤固連，在所述輸入/輸出端Ⅰ（141）設置金屬柱（20），所述金屬柱（20）的高度＞40微米，

還包括包封層（40）、介電層（50）和保護層（70），所述包封層（40）包裹金屬柱（20）和再布線金屬層Ⅰ（14）的裸露面以及硅基本體（10）的側壁，并露出金屬柱（20）的上表面，

所述介電層（50）設置在包封層（40）的上表面，并開設介電層開口（501）露出金屬柱（20）的上表面，

所述介電層（50）的上表面設置再布線金屬層Ⅱ（30）和輸入/輸出端Ⅱ（31），所述再布線金屬層Ⅱ（30）通過介電層開口（501）與金屬柱（20）固連，所述輸入/輸出端Ⅱ（31）設置在金屬柱（20）的垂直區域之外，

在所述輸入/輸出端Ⅱ（31）設置連接件（60），所述保護層（70）填充再布線金屬層Ⅱ（30）和介電層（50）的裸露面并露出連接件（60）的上表面；

所述包封層（40）于硅基本體（10）至介電層（50）的厚度H＞40微米；

所述硅基本體（10）的背面設置背面保護層（18）。

2.根據權利要求1所述的半導體芯片的封裝結構，其特征在于，所述硅基本體（10）的背面與背面保護層（18）之間設置背面金屬層（16）。

3.根據權利要求1所述的半導體芯片的封裝結構，其特征在于，所述連接件（60）為焊球、焊塊或焊盤結構。

4.根據權利要求3所述的半導體芯片的封裝結構，其特征在于，所述焊盤結構為Ni/Au層。

5.根據權利要求3所述的半導體芯片的封裝結構，其特征在于，所述焊盤結構為Cu/Sn層。

6.根據權利要求1所述的半導體芯片的封裝結構，其特征在于，所述再布線金屬層Ⅰ（14）為多層再布線。

7.根據權利要求1所述的半導體芯片的封裝結構，其特征在于，所述再布線金屬層Ⅱ（30）為多層再布線。

8.根據權利要求1所述的半導體芯片的封裝結構，其特征在于，所述金屬柱（20）的材質為銅、錫、鎳。