[實用新型]具有低功率SRAM保持模式的設備

有效

• 申請號: 201721870726.6
• 申請日: 2017-12-28
• 公開（公告）號: CN208488976U
• 公開（公告）日: 2019-02-12
• 發明（設計）人: V·梅內塞斯
• 申請（專利權）人: 德克薩斯儀器股份有限公司
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 趙志剛;趙蓉民

1.一種存儲器陣列，包括：

第一多個存儲器元件，所述第一多個存儲器元件中的每個存儲器元件耦合到上軌道和第一節點；

第二多個存儲器元件，所述第二多個存儲器元件中的每個存儲器元件耦合到第二節點和下軌道；

第一開關，其耦合在所述第一節點和所述第二節點之間；

第二開關，其耦合在所述第一節點和所述下軌道之間；

第三開關，其耦合在所述第二節點和所述上軌道之間；

第四開關，其耦合在所述第一節點與是在所述下軌道上方的一個二極管壓降的電壓之間；以及

第五開關，其耦合在所述第二節點與是在所述上軌道下方的一個二極管壓降的電壓之間。

2.根據權利要求1所述的存儲器陣列，其中所述第一開關包括具有耦合到所述第一節點的漏極、耦合到所述第二節點的源極和經耦合以接收指示保持模式的第一信號的柵極的n型金屬氧化物硅晶體管即NMOS晶體管。

3.根據權利要求2所述的存儲器陣列，其中所述第二開關包括第二NMOS晶體管和第三NMOS晶體管，所述第二NMOS晶體管具有耦合到所述第一節點的漏極、耦合到所述第三NMOS晶體管的漏極的源極以及經耦合以接收指示功能模式的第二信號的柵極，所述第三NMOS晶體管具有耦合到所述下軌道的源極和經耦合以接收與所述第一信號相反的第三信號的柵極。

4.根據權利要求3所述的存儲器陣列，其中所述第三開關包括第一p型金屬氧化物硅晶體管即PMOS晶體管和第二PMOS晶體管，所述第一PMOS晶體管具有耦合到所述第二節點的漏極，耦合到所述第二PMOS晶體管的漏極的源極以及經耦合以接收與所述第二信號相反的第四信號的柵極，所述第二PMOS晶體管具有耦合到所述上軌道的源極和經耦合以接收與所述第三信號相反的第五信號的柵極。

5.根據權利要求4所述的存儲器陣列，其中所述第四開關包括作為二極管耦合的所述第三NMOS晶體管和第四NMOS晶體管，所述第四NMOS晶體管具有耦合到所述第一節點的漏極和耦合到所述第三NMOS晶體管的漏極的源極。

6.根據權利要求5所述的存儲器陣列，其中所述第五開關包括作為二極管耦合的所述第二PMOS晶體管和第三PMOS晶體管，所述第三PMOS晶體管具有耦合到所述第二節點的漏極和耦合到所述第二PMOS晶體管的漏極的源極。

7.根據權利要求6所述的存儲器陣列，其中所述第一多個存儲器元件和第二多個存儲器元件中的位單元包括靜態隨機存取存儲器的六晶體管位單元。

8.根據權利要求6所述的存儲器陣列，其中所述第一多個存儲器元件和第二多個存儲器元件中的每個存儲器元件耦合到第一位線對。

9.根據權利要求6所述的存儲器陣列，其中所述第一多個存儲器元件堆疊在所述第二多個存儲器元件的頂部上。

10.一種集成電路，其包括：

第一多個靜態隨機存取存儲器位單元即第一多個SRAM位單元，所述第一多個SRAM位單元中的每個位單元耦合到上軌道、第一節點和第一位線對；

第二多個SRAM位單元，所述第二多個SRAM位單元中的每個位單元耦合到第二節點、下軌道以及第二位線對；以及

開關電路，其耦合到所述第一節點和所述第二節點，當所述第一多個SRAM位單元和第二多個SRAM位單元處于保持模式時，所述開關電路操作以將所述第一節點耦合到所述第二節點。

11.根據權利要求10所述的集成電路，其中當所述第一多個SRAM位單元和所述第二多個SRAM位單元處于功能模式時，所述開關電路進一步操作以將所述第一節點耦合到所述下軌道并將所述第二節點耦合到所述上軌道。