[實(shí)用新型]一種捷聯(lián)慣性組合導(dǎo)航數(shù)據(jù)存儲(chǔ)系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201721854747.9
• 申請(qǐng)日: 2017-12-26
• 公開(kāi)（公告）號(hào): CN207894428U
• 公開(kāi)（公告）日: 2018-09-21
• 發(fā)明（設(shè)計(jì)）人: 李永德
• 申請(qǐng)（專(zhuān)利權(quán)）人: 四川圖林科技發(fā)展有限公司
• 主分類(lèi)號(hào): G01C21/16
• 分類(lèi)號(hào): G01C21/16;G06F3/06
• 代理公司: 四川雅圖律師事務(wù)所 51225
• 代理人: 盧蕊

本實(shí)用新型公開(kāi)了一種捷聯(lián)慣性組合導(dǎo)航數(shù)據(jù)存儲(chǔ)系統(tǒng)，通過(guò)將CF卡、具有控制功能和讀寫(xiě)功能的處理模塊，以及接收捷聯(lián)慣性組合導(dǎo)航系統(tǒng)輸出的導(dǎo)航數(shù)據(jù)的數(shù)據(jù)接收端結(jié)合在一起構(gòu)成一套捷聯(lián)慣性組合導(dǎo)航數(shù)據(jù)存儲(chǔ)系統(tǒng)，從而實(shí)現(xiàn)了可以與捷聯(lián)慣性組合導(dǎo)航系統(tǒng)協(xié)同工作以存儲(chǔ)相應(yīng)導(dǎo)航數(shù)據(jù)的存儲(chǔ)系統(tǒng)。本申請(qǐng)實(shí)施例中的技術(shù)方案創(chuàng)新性的采用DSP+FPGA為核心的處理板加CF卡接口板的設(shè)計(jì)方案，在實(shí)際操作時(shí)可以簡(jiǎn)單方便的實(shí)現(xiàn)CF卡插拔，不僅硬件設(shè)計(jì)簡(jiǎn)單，方便數(shù)據(jù)存儲(chǔ)讀出，也非常方便將數(shù)據(jù)進(jìn)行轉(zhuǎn)移，并且還具有高速率的處理速度和大容量的存儲(chǔ)空間，非常適合并能滿(mǎn)足捷聯(lián)慣性組合導(dǎo)航數(shù)據(jù)長(zhǎng)時(shí)間、大容量的存儲(chǔ)要求。因此具有提高捷聯(lián)慣性組合導(dǎo)航系統(tǒng)的海量數(shù)據(jù)處理效率和存儲(chǔ)調(diào)取效率的技術(shù)效果。

技術(shù)領(lǐng)域

本實(shí)用新型涉及電子導(dǎo)航技術(shù)領(lǐng)域，特別是涉及一種捷聯(lián)慣性組合導(dǎo)航數(shù)據(jù)存儲(chǔ)系統(tǒng)。

背景技術(shù)

捷聯(lián)慣性組合導(dǎo)航系統(tǒng)是指將慣性測(cè)量器件直接固定連接在載體上，再將測(cè)量得到載體的各項(xiàng)數(shù)據(jù)通過(guò)數(shù)字平臺(tái)進(jìn)行導(dǎo)航解算的系統(tǒng)。系統(tǒng)的慣性測(cè)量器件為角速率陀螺儀和加速度計(jì)，它們固定連接在載體上，可以測(cè)得載體坐標(biāo)系下的各種物理量。

目前，隨著慣性制導(dǎo)技術(shù)的不斷發(fā)展和成熟，現(xiàn)代的捷聯(lián)慣性組合導(dǎo)航系統(tǒng)不僅在導(dǎo)航、制導(dǎo)和姿態(tài)基準(zhǔn)系統(tǒng)中的主導(dǎo)地位日趨重要，并且其系統(tǒng)結(jié)構(gòu)日趨邁向簡(jiǎn)單、穩(wěn)定、小型化、輕量化，應(yīng)用范圍正日益廣泛。但是，由此捷聯(lián)慣性組合導(dǎo)航系統(tǒng)需要生成并處理的數(shù)據(jù)種類(lèi)和數(shù)據(jù)量也日趨增長(zhǎng)，例如陀螺數(shù)據(jù)、加表數(shù)據(jù)、GPS數(shù)據(jù)、高度計(jì)數(shù)據(jù)等。當(dāng)捷聯(lián)慣性組合導(dǎo)航系統(tǒng)長(zhǎng)時(shí)間工作時(shí)，大量累計(jì)的數(shù)據(jù)在特定場(chǎng)合需要進(jìn)行再次處理。但是目前并沒(méi)有適合于與捷聯(lián)慣性組合導(dǎo)航系統(tǒng)協(xié)同工作以存儲(chǔ)相應(yīng)導(dǎo)航數(shù)據(jù)并反饋處理的存儲(chǔ)系統(tǒng)。

可見(jiàn)，現(xiàn)有技術(shù)中存在著沒(méi)有與捷聯(lián)慣性組合導(dǎo)航系統(tǒng)協(xié)同工作以存儲(chǔ)相應(yīng)導(dǎo)航數(shù)據(jù)的存儲(chǔ)系統(tǒng)，從而降低捷聯(lián)慣性組合導(dǎo)航系統(tǒng)在處理海量數(shù)據(jù)過(guò)程中的工作效率的技術(shù)問(wèn)題。

實(shí)用新型內(nèi)容

本申請(qǐng)?zhí)峁┮环N捷聯(lián)慣性組合導(dǎo)航數(shù)據(jù)存儲(chǔ)系統(tǒng)，用以解決現(xiàn)有技術(shù)中存在著的沒(méi)有與捷聯(lián)慣性組合導(dǎo)航系統(tǒng)協(xié)同工作以存儲(chǔ)相應(yīng)導(dǎo)航數(shù)據(jù)的存儲(chǔ)系統(tǒng)，從而降低捷聯(lián)慣性組合導(dǎo)航系統(tǒng)在處理海量數(shù)據(jù)過(guò)程中的工作效率的技術(shù)問(wèn)題。

本申請(qǐng)?zhí)峁┝艘环N捷聯(lián)慣性組合導(dǎo)航數(shù)據(jù)存儲(chǔ)系統(tǒng)，包括：

CF卡；

數(shù)據(jù)接收端，連接捷聯(lián)慣性組合導(dǎo)航系統(tǒng)，用以接收所述捷聯(lián)慣性組合導(dǎo)航系統(tǒng)輸出的導(dǎo)航數(shù)據(jù)；

處理模塊，與所述數(shù)據(jù)接收端和所述CF卡連接，用以將所述導(dǎo)航數(shù)據(jù)進(jìn)行編寫(xiě)并寫(xiě)入所述CF卡，其中，所述處理模塊包括FPGA模塊，用以確定所述導(dǎo)航數(shù)據(jù)的采集類(lèi)型，且控制將采集到并進(jìn)行處理后的所述導(dǎo)航數(shù)據(jù)寫(xiě)入所述CF卡；DSP模塊，用以控制緩存所述導(dǎo)航數(shù)據(jù)，以及將所述導(dǎo)航數(shù)據(jù)進(jìn)行編寫(xiě)轉(zhuǎn)化為適用于CF卡存儲(chǔ)的數(shù)據(jù)格式。

可選地，所述FPGA模塊，還用以在采集所述導(dǎo)航數(shù)據(jù)過(guò)程中控制所述導(dǎo)航數(shù)據(jù)按時(shí)序進(jìn)行扇區(qū)的分區(qū)存儲(chǔ)。

可選地，所述FPGA模塊，還用以將所述DSP模塊輸出的編寫(xiě)后的導(dǎo)航數(shù)據(jù)一次性寫(xiě)入所述CF卡中。

可選地，所述FPGA模塊，還用以確定所述導(dǎo)航數(shù)據(jù)的數(shù)據(jù)量大小是否大于等于預(yù)定數(shù)據(jù)量，若是，則控制將所述導(dǎo)航數(shù)據(jù)打包輸入所述DSP模塊。

可選地，所述預(yù)定數(shù)據(jù)量為1kbyte。

可選地，所述DSP模塊，還用以按照采集時(shí)間以及預(yù)定規(guī)則對(duì)所述導(dǎo)航數(shù)據(jù)進(jìn)行分類(lèi)緩存并加載時(shí)間標(biāo)識(shí)以表征所述導(dǎo)航數(shù)據(jù)的采集時(shí)間。

可選地，所述DSP模塊，還用以判定所述CF卡中的數(shù)據(jù)存儲(chǔ)量是否大于等于預(yù)設(shè)比例，若是，則停止向所述CF卡中寫(xiě)入數(shù)據(jù)。

本申請(qǐng)實(shí)施例中提供的一個(gè)或多個(gè)技術(shù)方案，至少具有如下技術(shù)效果或優(yōu)點(diǎn)：