[實(shí)用新型]一種SQUID平面梯度計(jì)芯片的封裝結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201721811773.3
• 申請(qǐng)日: 2017-12-22
• 公開（公告）號(hào): CN207624699U
• 公開（公告）日: 2018-07-17
• 發(fā)明（設(shè)計(jì)）人: 張國峰;王永良;張雪;榮亮亮;王鎮(zhèn);謝曉明
• 申請(qǐng)（專利權(quán)）人: 中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所
• 主分類號(hào): H01L27/18
• 分類號(hào): H01L27/18;H01L39/04;H01L39/24;G01R33/035
• 代理公司: 上海光華專利事務(wù)所(普通合伙) 31219
• 代理人: 余明偉

1.一種SQUID平面梯度計(jì)芯片的封裝結(jié)構(gòu)，其特征在于，所述封裝結(jié)構(gòu)包括：

SQUID平面梯度計(jì)芯片；

設(shè)置于所述SQUID平面梯度計(jì)芯片下方的至少一層緩沖層；

設(shè)置于所述緩沖層下方的基板；

形成于所述基板上、且與所述SQUID平面梯度計(jì)芯片的電極電性連接的引出電極；以及

設(shè)置于所述基板上的封裝蓋板，其中，所述SQUID平面梯度計(jì)芯片及所述緩沖層均封裝于所述封裝蓋板內(nèi)。

2.根據(jù)權(quán)利要求1所述的SQUID平面梯度計(jì)芯片的封裝結(jié)構(gòu)，其特征在于，所述SQUID平面梯度計(jì)芯片包括：

襯底；

形成于所述襯底上的SQUID結(jié)構(gòu)，其中，所述SQUID結(jié)構(gòu)包括SQUID及與所述SQUID電性連接的電極；以及

形成于所述襯底上、且通過電感與所述SQUID感性連接的梯度天線。

3.根據(jù)權(quán)利要求2所述的SQUID平面梯度計(jì)芯片的封裝結(jié)構(gòu)，其特征在于，所述緩沖層的結(jié)構(gòu)與所述襯底的結(jié)構(gòu)相同，且所述緩沖層的材質(zhì)與所述襯底的材質(zhì)相同。

4.根據(jù)權(quán)利要求3所述的SQUID平面梯度計(jì)芯片的封裝結(jié)構(gòu)，其特征在于，所述封裝結(jié)構(gòu)還包括：形成于所述SQUID平面梯度計(jì)芯片及所述緩沖層之間的第一粘合結(jié)構(gòu)；形成于所述緩沖層之間的第二粘合結(jié)構(gòu)，形成于所述緩沖層與所述基板之間的第三粘合結(jié)構(gòu)，形成于所述封裝蓋板與所述基板之間的第四粘合結(jié)構(gòu)。

5.根據(jù)權(quán)利要求4所述的SQUID平面梯度計(jì)芯片的封裝結(jié)構(gòu)，其特征在于，所述第一粘合結(jié)構(gòu)為單點(diǎn)膠結(jié)構(gòu)，所述第二粘合結(jié)構(gòu)為雙點(diǎn)膠結(jié)構(gòu)，所述第三粘合結(jié)構(gòu)為雙點(diǎn)膠結(jié)構(gòu)或膠層結(jié)構(gòu)，所述第四粘合結(jié)構(gòu)為膠層結(jié)構(gòu)。

6.根據(jù)權(quán)利要求4或5所述的SQUID平面梯度計(jì)芯片的封裝結(jié)構(gòu)，其特征在于，所述第一粘合結(jié)構(gòu)、所述第二粘合結(jié)構(gòu)、所述第三粘合結(jié)構(gòu)、及所述第四粘合結(jié)構(gòu)均由低溫膠水形成，其中，所述低溫膠水的熱膨脹系數(shù)與所述襯底的熱膨脹系數(shù)相同。

7.根據(jù)權(quán)利要求1所述的SQUID平面梯度計(jì)芯片的封裝結(jié)構(gòu)，其特征在于，所述緩沖層的數(shù)量為1層或2層。

8.根據(jù)權(quán)利要求1所述的SQUID平面梯度計(jì)芯片的封裝結(jié)構(gòu)，其特征在于，所述封裝蓋板的材質(zhì)包括環(huán)氧樹脂、石英、或藍(lán)寶石。