[實用新型]用于三維集成電路封裝的硅通孔轉接板

有效

• 申請號: 201721776308.0
• 申請日: 2017-12-15
• 公開（公告）號: CN208385399U
• 公開（公告）日: 2019-01-15
• 發明（設計）人: 尹曉雪
• 申請（專利權）人: 江蘇天康電子合成材料有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L23/60;H01L27/02;H01L23/367
• 代理公司: 北京華仁聯合知識產權代理有限公司 11588
• 代理人: 蘇雪雪

本實用新型涉及一種用于三維集成電路封裝的硅通孔轉接板，包括：Si基板(11)；MOS管(12)，設置于Si基板(11)內；隔離區(13)，設置于MOS管(12)四周且上下貫通Si基板(11)，用于對MOS管(12)進行隔離；TSV區(14)，設置于MOS管(12)和隔離區(13)形成區域的兩側且上下貫通Si基板(11)，TSV區(14)內的填充材料為銅；第一絕緣層(15)，設置于Si基板(11)的上表面；第二絕緣層(16)，設置于Si基板(11)的下表面；銅互連線(17)，設置于Si基板(11)上，用于連接TSV區(14)的第一端面和MOS管(12)；銅凸點(18)，設置于TSV區(14)的第二端面上。本實用新型提供的硅通孔轉接板通過在硅通孔轉接板上設置MOS管，增強了層疊封裝芯片的抗靜電能力。

技術領域

本實用新型屬半導體集成電路技術領域，特別涉及一種用于三維集成電路封裝的硅通孔轉接板。

背景技術

如今的半導體工業界普遍認為，三維(Three-Dimension，3D)集成技術，是可以使芯片繼續沿著摩爾定律的藍圖向前發展的重要技術之一，這一技術可以縮短互連長度，從而提高電路速度、降低功耗，并增加系統存儲帶寬。其中，基于硅通孔(Through-SiliconVia，簡稱TSV)技術的三維集成是重要組成部分，TSV技術可實現芯片與芯片間距離最短、間距最小的互連。

作為芯片成功及量產的重要指標，3D-IC(三維集成電路)堆疊后的整體靜電放電(Electro-Static Discharge，簡稱ESD)性能是一個不容忽視的方面，超大規模的3D-IC芯片在ESD設計上面臨著巨大的挑戰，ESD會影響整個3D-IC芯片的電學性能，甚至無法正常工作。

轉接板通常是指芯片與封裝基板之間的互連和引腳再分布的功能層。轉接板可以將密集的I/O引線進行再分布，實現多芯片的高密度互連，成為納米級集成電路與毫米級宏觀世界之間電信號連接最有效的手段之一。常規ESD設計重在解決單個芯片內靜電放電問題。在利用轉接板實現多功能芯片集成時，不同芯片的抗靜電能力不同，在三維堆疊時抗靜電能力弱的芯片會影響到封裝后整個系統的抗靜電能力，因此如何提高基于TSV工藝的系統級封裝的抗靜電能力成為半導體行業亟待解決的問題。

實用新型內容

為了提高3D集成電路的系統級封裝抗靜電能力，本實用新型提供了一種用于三維集成電路封裝的硅通孔轉接板；本實用新型要解決的技術問題通過以下技術方案實現：

本實用新型的實施例提供了一種用于三維集成電路封裝的硅通孔轉接板，包括：

Si基板11；

MOS管12，設置于所述Si基板11內；

隔離區13，設置于所述MOS管12四周且上下貫通所述Si基板11，用于對所述MOS管12進行隔離；

TSV區14，設置于所述MOS管12和所述隔離區13形成區域的兩側且上下貫通所述Si基板11，所述TSV區14內的填充材料為銅；

第一絕緣層15，設置于所述Si基板11的上表面；

第二絕緣層16，設置于所述Si基板11的下表面；

銅互連線17，設置于所述Si基板11上，用于連接所述TSV區14的第一端面和所述MOS管12；

銅凸點18，設置于所述TSV區14的第二端面上。

在本實用新型的一個實施例中，所述MOS管12包括：P阱區、柵極區、源區、漏區和P阱接觸區；其中，所述柵極區設置于所述P阱區上，所述源區和所述漏區設置于所述P阱區內且分別位于所述柵極區的第一側和第二側，所述P阱接觸區設置于所述P阱區內且位于所述柵極區的第二側。