[實用新型]車載以太網AVB同步時鐘發生器有效
| 申請號: | 201721708083.5 | 申請日: | 2017-12-11 |
| 公開(公告)號: | CN207560242U | 公開(公告)日: | 2018-06-29 |
| 發明(設計)人: | 王其鈺;李林杰 | 申請(專利權)人: | 延鋒偉世通電子科技(上海)有限公司 |
| 主分類號: | H04N21/43 | 分類號: | H04N21/43;H03K5/00 |
| 代理公司: | 上海驍象知識產權代理有限公司 31315 | 代理人: | 趙峰 |
| 地址: | 200233 上海市徐匯*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 主處理單元 壓控振蕩器 時鐘比較 時鐘模塊 同步時鐘發生器 以太網PHY芯片 時鐘發生器 以太網 時鐘同步模塊 本實用新型 動態調整 回路設計 魯棒性 鎖相環 改進 | ||
一種車載以太網AVB同步時鐘發生器,包括以太網PHY芯片、第一主處理單元、第二主處理單元、時鐘發生器、DSP模塊、壓控振蕩器,第二主處理單元中設有時鐘模塊、PWM模塊、時鐘比較及PWM發生器,以太網PHY芯片與第一主處理單元連接,時鐘發生器連接第一主處理單元,第一主處理單元中設有精確時鐘同步模塊,其與第二主處理單元相連,時鐘模塊通過時鐘比較及PWM發生器、PWM模塊與壓控振蕩器相連,壓控振蕩器通過DSP模塊、時鐘模塊與時鐘比較及PWM發生器相連,DSP模塊與第一主處理單元相連。本實用新型改進了傳統技術必須依靠鎖相環的回路設計方案,大大提升了設計的魯棒性,提升了產品的動態調整性能。
技術領域
本實用新型涉及電學領域,尤其涉及車載音視頻同步時鐘發生電路,特別是一種車載以太網AVB同步時鐘發生器。
背景技術
現有技術中,車載音視頻同步時鐘發生電路廣泛采用鎖相環技術。鎖相環方案有其自身優點,如精度高以及使用方便。但是其缺點也很明顯,第一、不能實現動態調整,每次調整頻率,都會失鎖,然后重新鎖定過程,中間會有幾毫秒的不確定時間;第二、價格成本高;第三、鎖相環工作頻率受程序控制,易受軟件故障等影響。
實用新型內容
本實用新型的目的在于提供一種車載以太網AVB同步時鐘發生器,所述的這種車載以太網AVB同步時鐘發生器要解決采用鎖相環技術的車載音視頻同步時鐘發生電路不能動態調整頻率、成本高及性能指標差的技術問題。
本實用新型的這種車載以太網AVB同步時鐘發生器,包括以太網PHY芯片(即以太網物理層芯片)、第一主處理單元、第二主處理單元、時鐘發生器、DSP模塊、壓控振蕩器,所述的第二主處理單元中設有時鐘模塊、PWM模塊(即脈沖寬度調制模塊)、時鐘比較及PWM發生器(即脈沖寬度調制發生器),其中,所述的以太網PHY芯片一端連接外部的以太網設備,另一端連接第一主處理單元,時鐘發生器的輸出端連接第一主處理單元的輸入端,所述的第一主處理單元中設置有精確時鐘同步模塊,精確時鐘同步模塊的輸出端與第二主處理單元的輸入端相連,第二主處理單元中的時鐘模塊的輸出端通過時鐘比較及PWM發生器、PWM模塊與壓控振蕩器的輸入端相連,壓控振蕩器的輸出端通過DSP模塊、第二主處理單元的時鐘模塊與時鐘比較及PWM發生器的輸入端相連,DSP模塊的另一輸出端與第一主處理單元的輸入端相連。
進一步的,實施例一的第一主處理單元中的精確時鐘同步模塊的輸出端與所述第二主處理單元中的時鐘模塊的輸入端相連。
進一步的,實施例二的時鐘發生器的輸出端通過第一主處理單元與第二主處理單元的時鐘模塊的輸入端相連,第一主處理單元中的精確時鐘同步模塊的輸出端與第二主處理單元的時鐘比較及PWM發生器相連。
本實用新型和已有技術相比較,其效果是積極和明顯的。本實用新型的這種車載以太網AVB同步時鐘發生器有兩種實施例,實施例一根據IEEE規定的802.AS協議,可以通過精確時鐘同步模塊在第一主處理器單元中還原出以太網外部設備的同步時鐘。本實用新型基于該同步時鐘,產生一個基于外部以太網設備的晶振周期的低頻時鐘,也就是說該低頻時鐘誤差和外部以太網設備的誤差是一致的。另一方面,本實用新型通過壓控振蕩器,在DSP模塊內部也產生一個同樣頻率輸出的時鐘,這個時鐘的頻率誤差和壓控振蕩器的頻率誤差是一致的。在第二主處理器單元中,可以調整PWM占空比,把PWM信號轉化為模擬信號,就可以改變壓控振蕩器的電壓,進而改變壓控振蕩器的頻率輸出。在第二主處理器單元中通過時鐘模塊比較兩個時鐘的周期誤差,最后通過PWM占空比調整DSP模塊的振蕩頻率,直到兩個低頻輸出頻率一致,從而完成閉環控制。
實施例二與實施例一的差異主要在第一主處理單元產生的頻率是基于時鐘發生器產生的本地時鐘,然后把精確時鐘同步模塊產生的外部以太網時鐘和第一主處理單元的本地時鐘的相對誤差發送給第二主處理單元。第二主處理單元在頻率比較器中將該誤差補償,然后與DSP模塊的時鐘比較。其他的環節與實施例一類似,最后完成閉環控制。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于延鋒偉世通電子科技(上海)有限公司,未經延鋒偉世通電子科技(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201721708083.5/2.html,轉載請聲明來源鉆瓜專利網。





