[實用新型]底部封裝結構

有效

• 申請號: 201721553504.1
• 申請日: 2017-11-20
• 公開（公告）號: CN207353230U
• 公開（公告）日: 2018-05-11
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 睿力集成電路有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/522;H01L23/528;H01L21/56
• 代理公司: 北京市鑄成律師事務所 11313
• 代理人: 張臻賢;武晨燕

本實用新型一種底部封裝結構，結構包括第一重布線結構，在其上設置芯片和金屬支柱，芯片與第一重布線結構的迭合墊連接，金屬支柱與第一重布線結構連接，第二重布線結構設置在模塑體上，第二重布線結構的外接墊分別于金屬支柱和芯片連接；在第一重布線結構上開設顯露迭合墊的開孔。本實用新型芯片與第一重布線結構顯露的迭合墊連接縮短了信號傳輸的路徑。

技術領域

本實用新型涉及集成電路封裝技術領域，尤其涉及一種用于I/O(Input/Output，輸入/輸出)連接的底部封裝結構。

背景技術

隨著集成電路技術的不斷發展，電子產品越來越向小型化、智能化、高性能以及高可靠性方向發展。而集成電路封裝不僅直接影響著集成電路、電子模塊乃至整機的性能，而且還制約著整個電子系統的小型化、低成本和可靠性。在集成電路晶片尺寸逐步縮小，集成度不斷提高的情況下，電子工業對集成電路封裝技術提出了越來越高的要求。

如圖1所示，在專利號為US8847378B2的專利的扇出封裝結構中包括第一半導體封裝體100A和第二半導體封裝體200A，第一半導體封裝體100A包括第一基底110A、重布線層(RDL，Re-distribution Layer)120A以及芯片130A，芯片130A與重布線層120A通過硅穿孔(TSV，Through Silicon Via)連接，重布線層120A與第一基底110A電氣連接；第二半導體封裝體200A包括第二基底210A；第一半導體封裝體100A的第一基底110A通過焊錫球320A與第二半導體封裝體200A的第二基底210A電氣連接；當芯片130A與第二半導體封裝體200A的第二基底210A進行信號傳輸時，信號需要依次經過芯片130A、重布線層120A、第一基底110A并通過焊錫球320A傳輸至第二基底210A，且第一半導體封裝體100A與第二半導體封裝體200A的電氣連接僅通過兩個焊錫球320A來實現。

如圖2所示，在專利號為US8873245B2的專利中，扇出封裝結構包括上封裝體200B和嵌入式底部封裝體100B；底部封裝體100B包括第一半導體芯片120B、第二半導體芯片130B以及下PCB(Printed Circuit Board，集成電路板)基板110B；第一半導體芯片120B與第二半導體芯片130B電氣連接，第一半導體芯片120B與下PCB基板110B電氣連接；上封裝體200B包括上PCB基板210B；底部封裝體100B的下PCB基板110B與上封裝200B的上PCB基板210B通過焊錫球250B進行電氣連接；當第二半導體芯片130B與上封裝200B的上PCB基板210B進行信號傳輸時，信號需要依次經過第二半導體芯片130B、第一半導體芯片120B、下PCB基板110B并通過焊錫球250B傳輸至上PCB基板210B；且上封裝體200B和底部封裝體100B的電氣連接僅通過對稱設置的四個焊錫球250B來實現。

因此可知，現有技術中扇出封裝結構的上封裝體與底部封裝體的信號傳輸的距離較長，而且上封裝體與底部封裝體之間的I/O計數較少，信號傳輸距離長和I/O計數少都會影響上部、底部封裝體之間的信號傳輸的完整性。

實用新型內容

針對上述問題，本實用新型的實施例提供一種底部封裝結構，以至少解決現有技術中的以上技術問題。

為了達到上述目的，本實用新型實施例的一種底部封裝結構，包括：

第一重布線結構，包括第一介電層、埋設于所述第一介電層的迭合墊；

金屬支柱，設置于所述第一重布線結構上，并且所述金屬支柱與所述第一重布線結構電氣連接；

芯片，安裝在所述第一重布線結構上，所述芯片具有多個貫通所述芯片相對設置的第一端面和第二端面的硅穿孔，所述芯片包括多個第一凸塊及多個第二凸塊，所述第一凸塊設置在所述第一端面上并與所述迭合墊接合，所述第二凸塊設置在相對遠離所述第一重布線結構的所述第二端面上，所述第一凸塊與所述第二凸塊分別電氣連接所述硅穿孔的兩端；