[實用新型]多芯片集成封裝結構

有效

• 申請號: 201721531035.3
• 申請日: 2017-11-16
• 公開（公告）號: CN207381395U
• 公開（公告）日: 2018-05-18
• 發明（設計）人: 劉桂芝;付強;馬丙乾;羅衛國;段世峰
• 申請（專利權）人: 無錫麟力科技有限公司;上海南麟電子股份有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/495
• 代理公司: 無錫市匯誠永信專利代理事務所(普通合伙) 32260
• 代理人: 張歡勇

1.一種多芯片集成封裝結構，包括框架基島，其特征在于：所述框架基島上裝貼有兩個第一MOS芯片，在第一MOS芯片表面部分區域上分別裝貼第一銅片，第一銅片連接框架基島的腳位，在第一銅片的上方分別貼裝有一個第二MOS芯片，在兩個第二MOS芯片上方裝貼有一個第二銅片，第二銅片電連接兩個第二MOS芯片，且連接框架基島的腳位，在第二銅片的上方裝貼有控制芯片，每個第一MOS芯片和第二MOS芯片上均設置有一個用于連接控制芯片的引腳，且通過連接線連接控制芯片的控制端，所述控制器上的未連接MOS芯片的引腳連接框架基島的腳位。

2.根據權利要求1所述的多芯片集成封裝結構，其特征在于：框架基島的一側設置有三個腳位用于連接第一銅片和第二銅片，另一側設置有六個腳位，用于連接控制芯片。

3.根據權利要求2所述的多芯片集成封裝結構，其特征在于：每個第一銅片由兩個矩形部分和一個梯形部分組成，梯形的上下底邊分別與兩個矩形的邊重合，其中邊長較短的矩形位于框架基島其中一個引腳上方。

4.根據權利要求3所述的多芯片集成封裝結構，其特征在于：位于第一MOS芯片和第二MOS芯片上的引腳均位于控制芯片的同一側。

5.根據權利要求4所述的多芯片集成封裝結構，其特征在于：所述第一MOS芯片和第二MOS芯片均通過錫膏貼裝分別貼裝在框架基島和第一銅片上，所述控制芯片通過點膠工藝設置在第二銅片上，采用焊線工藝將控制芯片控制端與第一MOS芯片、第二MOS芯片以及框架基島腳位相連。

6.根據權利要求5所述的多芯片集成封裝結構，其特征在于：第一銅片以及第二銅片位于基島框架引腳上方的端部設置有銷孔，在銷孔中設置有連接片，連接片豎直設置且延伸至基島框架的引腳從而將兩者連接。