[實用新型]一種推挽式快速響應LDO電路

有效

• 申請號: 201721501412.9
• 申請日: 2017-11-10
• 公開（公告）號: CN207992862U
• 公開（公告）日: 2018-10-19
• 發明（設計）人: 段志奎;王志敏;樊耘;牛菓;王修才;于昕梅;陳建文;李學夔;王興波;朱珍;王東
• 申請（專利權）人: 佛山科學技術學院
• 主分類號: G05F7/00
• 分類號: G05F7/00;G05F1/56
• 代理公司: 廣州嘉權專利商標事務所有限公司 44205
• 代理人: 王國標

1.一種推挽式快速響應LDO電路，其特征在于，包括：第一控制電路、第二控制電路、第三控制電路、反饋電路、負載電路、誤差放大器EA、功率管M_P；

所述第一控制電路由：PMOS管M1、M3、NMOS管M2，電容C1、電阻R1組成，所述M1的漏極分別與所述M2的漏極、所述M3的柵極、電容C1的一端連接，所述電容C1的另一端與所述電阻R1的一端連接，所述M1的柵極與所述誤差放大器EA的輸出端連接，所述M1的源極、所述M3的源極分別與電源VDD連接，所述M2的源極與地GND連接，所述M3的漏極分別與所述電阻R1的另一端、所述功率管M_P的柵極連接，所述M1、M3的襯底分別與所述電源VDD連接，所述M2的襯底與所述地GND連接；

所述第二控制電路由：PMOS管M4、NMOS管M5、M6組成，所述M4的漏極分別與所述M5的漏極、柵極連接，所述M4的柵極與所述誤差放大器EA的輸出端連接，所述M4的源極與所述電源VDD連接，所述M5的柵極與所述M6的柵極連接，所述M6的漏極與所述M_P的柵極連接，所述M5、M6的源極分別與地GND連接，所述M4的襯底與電源VDD連接，所述M5、M6的襯底分別與地GND連接；

所述第三控制電路由：PMOS管M7、NMOS管M8、M9、運算放大器AMP組成，所述AMP的反相輸入端分別與所述M4的柵極、所述誤差放大器EA的輸出端連接，所述AMP的輸出端與所述M7的柵極連接，所述M7的源極與電源VDD連接，所述M7的漏極與所述M9的柵極、M8的漏極連接，所述M9的漏極與所述M_P的漏極連接，所述M8、M9的源極與地GND連接，所述M7的襯底與所述電源VDD連接，所述M8、M9的襯底與地GND連接；

所述反饋電路由：NMOS管M10、M11組成，所述M10的漏極、柵極、所述M11的柵極連接所述推挽式快速響應LDO電路的輸出電壓端，所述輸出電壓端與所述M_P的漏極連接，所述M10的源極分別與所述M11的漏極、所述誤差放大器EA的同相輸入端連接，所述M11的源極連接地GND，所述M10、M11的襯底與地GND連接；

所述負載電路由：負載電阻R_L、負載電容C_L組成，所述負載電阻R_L與所述負載電容C_L并接，所述負載電阻R_L、負載電容C_L的一端連接所述輸出電壓端連接，另一端對地GND連接；

所述誤差放大器EA的反相輸入端連接參考電壓V_ref。

2.根據權利要求1所述的一種推挽式快速響應LDO電路，其特征在于：所述功率管M_P為PMOS管。

3.根據權利要求1或2所述的一種推挽式快速響應LDO電路，其特征在于：所述參考電壓V_ref為帶隙基準電路的輸出電壓。