[實(shí)用新型]移位寄存器單元、柵極驅(qū)動電路及顯示裝置

有效

• 申請?zhí)枺?/td>: 201721489463.4
• 申請日: 2017-11-09
• 公開（公告）號: CN207409262U
• 公開（公告）日: 2018-05-25
• 發(fā)明（設(shè)計(jì)）人: 王志沖;鄭皓亮;韓承佑;商廣良;韓明夫;袁麗君;姚星
• 申請（專利權(quán)）人: 京東方科技集團(tuán)股份有限公司
• 主分類號: G11C19/28
• 分類號: G11C19/28;G09G3/36;G09G3/3266
• 代理公司: 北京三高永信知識產(chǎn)權(quán)代理有限責(zé)任公司 11138
• 代理人: 楊廣宇

1.一種移位寄存器單元，其特征在于，所述移位寄存器單元包括：

輸入子電路、輸出子電路、放電子電路和降噪子電路；

所述輸入子電路分別與輸入信號端、第一控制信號端和上拉節(jié)點(diǎn)連接，用于在來自所述輸入信號端的輸入信號的控制下，向所述上拉節(jié)點(diǎn)輸出來自所述第一控制信號端的第一控制信號；

所述輸出子電路分別與時鐘信號端、所述上拉節(jié)點(diǎn)和輸出端連接，用于在所述上拉節(jié)點(diǎn)的控制下，向所述輸出端輸出來自所述時鐘信號端的時鐘信號；

所述放電子電路分別與所述輸入信號端、第一電源端和下拉節(jié)點(diǎn)連接，用于在所述輸入信號的控制下，向所述下拉節(jié)點(diǎn)輸出來自所述第一電源端的第一電源信號；

所述降噪子電路分別與所述下拉節(jié)點(diǎn)、所述第一電源端、所述上拉節(jié)點(diǎn)和所述輸出端連接，用于在所述下拉節(jié)點(diǎn)的控制下，分別向所述上拉節(jié)點(diǎn)和所述輸出端輸出所述第一電源信號；

其中，所述第一控制信號的電位為第一電位，所述第一電源信號的電位為第二電位。

2.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述放電子電路，包括：第一晶體管；

所述第一晶體管的柵極與所述輸入信號端連接，所述第一晶體管的第一極與所述第一電源端連接，所述第一晶體管的第二極與所述下拉節(jié)點(diǎn)連接。

3.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述移位寄存器單元還包括：復(fù)位子電路；

所述復(fù)位子電路分別與復(fù)位信號端、第二控制信號端和所述上拉節(jié)點(diǎn)連接，用于在來自所述復(fù)位信號端的復(fù)位信號的控制下，向所述上拉節(jié)點(diǎn)輸出來自所述第二控制信號端的第二控制信號，所述第二控制信號的電位為第二電位；

所述放電子電路還與所述復(fù)位信號端連接，所述放電子電路還用于在所述復(fù)位信號的控制下，向所述下拉節(jié)點(diǎn)輸出所述第一電源信號。

4.根據(jù)權(quán)利要求3所述的移位寄存器單元，其特征在于，所述放電子電路包括：第一晶體管和第二晶體管；

所述第一晶體管的柵極與所述輸入信號端連接，所述第一晶體管的第一極與所述第一電源端連接，所述第一晶體管的第二極與所述下拉節(jié)點(diǎn)連接；

所述第二晶體管的柵極與所述復(fù)位信號端連接，所述第二晶體管的第一極與所述第一電源端連接，所述第二晶體管的第二極與所述下拉節(jié)點(diǎn)連接。

5.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述移位寄存器單元還包括：第一下拉控制子電路和第二下拉控制子電路；

所述第一下拉控制子電路與所述下拉節(jié)點(diǎn)和第二電源端連接，用于在來自所述第二電源端的第二電源信號的控制下，向所述下拉節(jié)點(diǎn)輸出所述第二電源信號，所述第二電源信號的電位為第一電位；

所述第二下拉控制子電路分別與所述上拉節(jié)點(diǎn)、所述下拉節(jié)點(diǎn)和所述第一電源端連接，用于在所述上拉節(jié)點(diǎn)的控制下，向所述下拉節(jié)點(diǎn)輸出來自第一電源端的第一電源信號。

6.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述輸入子電路，包括：第三晶體管和第四晶體管；

所述第三晶體管的柵極與所述輸入信號端連接，所述第三晶體管的第一極與所述第一控制信號端連接，所述第三晶體管的第二極與第一節(jié)點(diǎn)連接；

所述第四晶體管的柵極與所述輸入信號端連接，所述第四晶體管的第一極與所述第一節(jié)點(diǎn)連接，所述第四晶體管的第二極與所述上拉節(jié)點(diǎn)連接。

7.根據(jù)權(quán)利要求3所述的移位寄存器單元，其特征在于，所述復(fù)位子電路，包括：第五晶體管和第六晶體管；

所述第五晶體管的柵極與所述復(fù)位信號端連接，所述第五晶體管的第一極與所述第二控制信號端連接，所述第五晶體管的第二極與第二節(jié)點(diǎn)連接；

所述第六晶體管的柵極與所述復(fù)位信號端連接，所述第六晶體管的第一極與所述第二節(jié)點(diǎn)連接，所述第六晶體管的第二極與所述上拉節(jié)點(diǎn)連接。