[實用新型]一種存儲陣列塊及半導體存儲器

有效

• 申請號: 201721440286.0
• 申請日: 2017-10-30
• 公開（公告）號: CN207302638U
• 公開（公告）日: 2018-05-01
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 睿力集成電路有限公司
• 主分類號: G11C7/18
• 分類號: G11C7/18;G11C7/12;G11C8/14;G11C8/08
• 代理公司: 北京市鑄成律師事務所11313
• 代理人: 張臻賢,武晨燕

技術領域

本實用新型涉及半導體存儲技術領域，尤其涉及一種存儲陣列塊及半導體存儲器。

背景技術

在存儲器件中，長/重負載信號線隨處可見，他們的驅動電路和驅動方法往往成為時序和芯片尺寸的設計重點之一。

當一根信號線很長并驅動很多負載(loading)，這根信號驅動電路的輸出級器件尺寸往往很大，而且這根信號線的不同段(segment)時間延遲也相差很大，這通常給電路的時序設計和尺寸優化帶來了很多困難。

如圖1-2所示，其分別為背景技術中的動態隨機存儲器(DRAM)存儲整列的信號線示意圖和驅動方式示意圖。背景技術的存儲陣列塊(bank)100，包括：陣列分布的多個存儲陣列部(section)110、多個行向負載130、多條列信號線140、行信號線150和信號線驅動單元160。其中，每個所述存儲陣列部110的內部分別設有橫向分布的多個負載120。所述多個行向負載130，分別與多個存儲陣列部110連接。所述多條列信號線140，分別與縱向分布的多個負載120連接。所述行信號線150，分別與所述多個行向負載130連接。所述信號線驅動單元160分別與所述多條列信號線140和所述行信號線150的連接，用于對行信號線150上的負載和列信號線140上的行向負載進行驅動。

從上述背景技術可知，現有DRAM存儲陣列的信號線的一側進行驅動，而為了驅動該信號線上的多個負載，則需要信號線驅動器(Driver)尺寸設置得很大，如此則不利于對電路設計中器件的布置。

同時，由于只在信號線的一側驅動，導致信號線各個節點的時間延遲差別很大。如圖3所示，其為背景技術的信號線驅動時的波形時延示意圖。從圖3中可知，信號線上的四個不同的位置點A、B、C、D，分別出現了不同程度的時延現象，其中越遠離信號線驅動器的，其時延越大。因此，單純的增大驅動器的尺寸并不能有效的改善該信號線的信號質量。

以上的說明僅僅是為了幫助本領域技術人員理解本實用新型的背景，不代表以上內容為本領域技術人員所公知或知悉。

實用新型內容

本實用新型實施例提供一種存儲陣列塊及半導體存儲器，以至少解決現有技術中的以上技術問題。

第一方面，本實用新型實施例提供了一種存儲陣列塊，包括：

陣列分布的多個存儲陣列部，其中每個所述存儲陣列部的內部分別設有橫向分布的多個陣列負載；

多個行向負載，分別與多個存儲陣列部連接；

多條列信號線，與沿直線縱向分布的多個所述陣列負載連接；

行信號線，分別與所述多個行向負載連接；

第一信號線驅動單元，分別與所述多條列信號線和所述行信號線連接，用于對所述列信號線連接的陣列負載和所述行信號線連接的行向負載進行驅動；及，

第二信號線驅動單元，與由所述行信號線和所述多條列信號線所構成群組的其中一個或兩者連接，用于對由所述列信號線連接的負載和所述行信號線連接的行向負載所構成群組的其中一個或兩者進行驅動。

結合第一方面，本實用新型實施例在第一方面的第一種實現方式中，所述第一信號線驅動單元設置在所述行信號線和所述多條列信號線的一側，所述第二信號線驅動單元設置在所述行信號線和/或所述多條列信號線的另一側。

結合第一個方面，本實用新型實施例的第二種實現方式中，所述第一信號線驅動單元設置在所述行信號線和所述多條列信號線的一側，所述第二信號線驅動單元設置在所述行信號線和所述多條列信號線中的間隔區域。

結合第一方面，本實用新型在第一方面的第三種實現方式中，所述第一信號線驅動單元包括：多個列信號線驅動器和一個行信號線驅動器；所述多個列信號線驅動器分別通過所述多條列信號線驅動所述陣列負載；所述行信號線驅動器通過所述行信號線驅動所述行向負載；

所述第二信號線驅動單元包括多個列信號驅動器和一個行信號線驅動器；所述多個列信號線驅動器分別通過所述多條列信號線驅動所述陣列負載；所述行信號線驅動器通過所述行信號線驅動所述行向負載。

結合第一方面，本實用新型在第一方面的第四種實現方式中，所述第一信號線驅動單元包括：多個列信號線驅動器和一個行信號線驅動器；所述多個列信號線驅動器分別通過所述多條列信號線驅動所述陣列負載；所述行信號線驅動器通過所述行信號線驅動所述行向負載；

所述第二信號線驅動單元包括多個列信號線驅動器，所述多個列信號線驅動器分別通過所述多條列信號線驅動所述陣列負載。