[實用新型]延遲鎖相環(huán)時鐘線路及半導體存儲器

有效

• 申請?zhí)枺?/td>: 201721404534.6
• 申請日: 2017-10-27
• 公開（公告）號: CN207304523U
• 公開（公告）日: 2018-05-01
• 發(fā)明（設計）人: 不公告發(fā)明人
• 申請（專利權）人: 睿力集成電路有限公司
• 主分類號: H03L7/16
• 分類號: H03L7/16
• 代理公司: 北京市鑄成律師事務所11313
• 代理人: 王珺,徐瑞紅

技術領域

本實用新型涉半導體存儲器技術領域，特別涉及一種延遲鎖相環(huán)時鐘線路，還涉及包含延遲鎖相環(huán)時鐘線路的半導體存儲器。

背景技術

延遲鎖相環(huán)(Delay-Locked Loop，簡稱DLL)技術被廣泛應用于時序領域中，延遲鎖相環(huán)用于自動調(diào)節(jié)一路信號的延時，使兩路信號的相位一致(邊沿對齊)。具體地，在需要某些數(shù)字信號與系統(tǒng)時鐘同步的情況下，延遲鎖相環(huán)將兩路時鐘的邊沿對齊，用被調(diào)節(jié)的時鐘做控制信號，就可以產(chǎn)生與系統(tǒng)時鐘嚴格同步的信號，且該同步不隨外界條件如溫度、電壓的變化而改變，因此得以廣泛地使用。

在現(xiàn)有技術中，根據(jù)客戶的要求進行封裝時，一個芯片需要具有不只一種的封裝方式，但在不同的數(shù)據(jù)位寬(configuration)X4/X8/X16(DQ數(shù)目)的情況下，延遲鎖相環(huán)時鐘線路的長度相同，因此線路的功耗較大，從而需要對該延遲鎖相環(huán)時鐘線路進行優(yōu)化。

在背景技術中公開的上述信息僅用于加強對本實用新型的背景的理解，因此其可能包含沒有形成為本領域普通技術人員所知曉的現(xiàn)有技術的信息。

實用新型內(nèi)容

有鑒于此，本實用新型實施例旨在提供一種延遲鎖相環(huán)時鐘線路及半導體存儲器，以至少解決現(xiàn)有技術中存在的技術問題。

本實用新型實施例的技術方案是這樣實現(xiàn)的，根據(jù)本實用新型的一個實施例，提供一種延遲鎖相環(huán)時鐘線路，所述延遲鎖相環(huán)時鐘線路包括：

延遲鎖相環(huán)，用于產(chǎn)生時鐘信號；

時鐘線路控制系統(tǒng)，接收從所述延遲鎖相環(huán)傳輸?shù)臅r鐘信號；

高位數(shù)據(jù)端口部分，接收從所述時鐘線路控制系統(tǒng)傳輸?shù)臅r鐘信號，并且用于與外部系統(tǒng)交換處于高位的數(shù)據(jù)位寬信號；以及

低位數(shù)據(jù)端口部分，接收從所述時鐘線路控制系統(tǒng)傳輸?shù)臅r鐘信號，并且用于與外部系統(tǒng)交換處于低位的數(shù)據(jù)位寬信號；

其中，從所述延遲鎖相環(huán)到所述高位數(shù)據(jù)端口部分的時鐘信號線路的最長路徑長度與從所述延遲鎖相環(huán)到所述低位數(shù)據(jù)端口部分的時鐘信號線路的最長路徑長度不同。

根據(jù)本實用新型的實施例，由于從所述延遲鎖相環(huán)到所述高位數(shù)據(jù)端口部分的時鐘線路的最長路徑長度與從所述延遲鎖相環(huán)到所述低位數(shù)據(jù)端口部分的時鐘線路的最長路徑長度不同，因此，能夠通過靈活地設置各個數(shù)據(jù)端口部分而優(yōu)化延遲鎖相環(huán)時鐘線路的性能和設計。

在一個具體實施例中，從所述延遲鎖相環(huán)到所述低位數(shù)據(jù)端口部分的時鐘線路的最長路徑長度比從所述延遲鎖相環(huán)到所述高位數(shù)據(jù)端口部分的時鐘線路的最長路徑長度短。根據(jù)本實施例，通過縮短低位數(shù)據(jù)端口部分的時鐘線路的路徑長度，能夠降低線路的功耗從而提高延遲鎖相環(huán)的性能。

根據(jù)一個具體實施例，所述時鐘線路控制系統(tǒng)包括時鐘信號路徑選擇模塊，當外部系統(tǒng)需要傳輸高數(shù)據(jù)位寬信號時，該時鐘信號路徑選擇模塊將時鐘信號傳輸至所述高位數(shù)據(jù)端口部分和所述低位數(shù)據(jù)端口部分，當外部系統(tǒng)需要傳輸?shù)蛿?shù)據(jù)位寬信號時，該時鐘信號路徑選擇模塊將時鐘信號傳輸至所述低位數(shù)據(jù)端口部分。本實施例通過設置有時鐘信號路徑選擇模塊，能夠根據(jù)外部系統(tǒng)需要傳輸?shù)臄?shù)據(jù)位寬信號而選擇相應的數(shù)據(jù)端口部分，因此能夠?qū)Ω邤?shù)據(jù)位寬信號和低數(shù)據(jù)位寬信號分開進行控制，從而能夠方便靈活地進行控制。

在一個具體實施例中，所述時鐘信號路徑選擇模塊包括第一選擇器，當外部系統(tǒng)需要傳輸高數(shù)據(jù)位寬信號時，該第一選擇器接通，因此時鐘信號被傳輸?shù)皆摰谝贿x擇器。根據(jù)本實施例，通過設置第一選擇能夠?qū)崿F(xiàn)對高數(shù)據(jù)位寬信號進行方便的傳輸。

根據(jù)一個具體實施例，所述時鐘信號路徑選擇模塊還包括第二選擇器和第三選擇器，第二選擇器和第三選擇器的信號輸入端分別連接第一選擇器的信號輸出端，當所述第一選擇器接通時，所述第二選擇器和所述第三選擇器也被接通，并且分別用于將時鐘信號傳輸?shù)剿龈呶粩?shù)據(jù)端口部分和所述低位數(shù)據(jù)端口部分。通過本實施例，能夠?qū)⑻幱诟呶缓吞幱诘臀坏臄?shù)據(jù)位寬信號分別進行傳輸，從而能夠與外部系統(tǒng)匹配。

進一步地，所述時鐘線路控制系統(tǒng)還包括高位時鐘信號控制單元，所述高位時鐘信號控制單元的信號輸入端連接所述第二選擇器的信號輸出端，當所述第二選擇器接通時，所述高位時鐘信號控制單元用于將時鐘信號傳輸?shù)剿龈呶粩?shù)據(jù)端口部分。通過本實施例，能夠?qū)ο蚋呶粩?shù)據(jù)端口部分傳輸?shù)臅r鐘信號進行進一步的控制。

在另一具體實施例中，所述時鐘信號路徑選擇模塊還包括第四選擇器，當外部系統(tǒng)需要傳輸?shù)蛿?shù)據(jù)位寬信號時，該第四選擇器接通，因此時鐘信號被傳輸?shù)皆摰谒倪x擇器。根據(jù)本實施例，通過設置第四選擇器能夠?qū)崿F(xiàn)對低數(shù)據(jù)位寬信號進行方便的傳輸。