[實(shí)用新型]一種高速傳輸?shù)腖XI數(shù)據(jù)采集器

有效

• 申請(qǐng)?zhí)枺?/td>: 201721397473.5
• 申請(qǐng)日: 2017-10-25
• 公開（公告）號(hào): CN207337649U
• 公開（公告）日: 2018-05-08
• 發(fā)明（設(shè)計(jì)）人: 楊東;諶德國(guó)
• 申請(qǐng)（專利權(quán)）人: 成都華太測(cè)控技術(shù)有限公司
• 主分類號(hào): G08C19/00
• 分類號(hào): G08C19/00;G08C19/28;G06F13/42;G06F13/28
• 代理公司: 成都頂峰專利事務(wù)所(普通合伙) 51224
• 代理人: 任遠(yuǎn)高

1.一種高速傳輸?shù)腖XI數(shù)據(jù)采集器，其特征在于，包括第一主板及與第一主板連接的第二主板；

所述的第一主板包括FPGA芯片、第一DMA控制器、第一FIFO存儲(chǔ)器、多路A/D轉(zhuǎn)換電路及第一高速串行接口；所述的第一DMA控制器及第一高速串行接口分別與FPGA芯片連接；所述的多路A/D轉(zhuǎn)換電路的信號(hào)輸出端與FPGA芯片的信號(hào)輸入端連接；所述的第一FIFO存儲(chǔ)器的數(shù)據(jù)輸入端與FPGA芯片的信號(hào)輸出端連接；所述的第一FIFO存儲(chǔ)器的數(shù)據(jù)輸出端與第一DMA控制器的輸入端連接；所述的第一DMA控制器的輸出端與第一高速串行接口的輸入端連接；

所述的第二主板包括第二高速串行接口、輸出接口、第二DMA控制器、第二FIFO存儲(chǔ)器及型號(hào)為Atom E3826的處理器；所述的輸出接口、第二DMA控制器及第二高速串行接口分別與處理器連接；所述的第二高速串行接口的信號(hào)輸出端與處理器的信號(hào)輸入端連接；所述的第二FIFO存儲(chǔ)器的數(shù)據(jù)輸入端與處理器的輸出端連接；所述的第二FIFO存儲(chǔ)器的數(shù)據(jù)輸出端與第二DMA控制器的輸入端連接；所述的第二DMA控制器的輸出端與輸出接口的輸入端連接；

所述的第一高速串行接口的信號(hào)輸出端通過(guò)高速串行總線與第二高速串行接口的信號(hào)輸入端連接。

2.根據(jù)權(quán)利要求1所述的高速傳輸?shù)腖XI數(shù)據(jù)采集器，其特征在于，所述的第一主板還包括分別與FPGA芯片連接且依次串聯(lián)的I/O接口、信號(hào)細(xì)分電路、信號(hào)放大電路及信號(hào)調(diào)理電路；所述的信號(hào)調(diào)理電路的信號(hào)輸出端與多路A/D轉(zhuǎn)換電路的信號(hào)輸入端連接。

3.根據(jù)權(quán)利要求1所述的高速傳輸?shù)腖XI數(shù)據(jù)采集器，其特征在于，所述的第一主板上還包括分別與FPGA芯片連接的第一時(shí)鐘電路及第一數(shù)據(jù)存儲(chǔ)器；所述的第二主板上還包括分別與處理器連接的第二時(shí)鐘電路及第二數(shù)據(jù)存儲(chǔ)器。

4.根據(jù)權(quán)利要求1所述的高速傳輸?shù)腖XI數(shù)據(jù)采集器，其特征在于，所述的第二主板的型號(hào)為MBT-2210。

5.根據(jù)權(quán)利要求1所述的高速傳輸?shù)腖XI數(shù)據(jù)采集器，其特征在于，所述的第一高速串行接口與第二高速串行接口均為PCI-E接口和/或USB3.0接口。

6.根據(jù)權(quán)利要求1所述的高速傳輸?shù)腖XI數(shù)據(jù)采集器，其特征在于，所述的FPGA芯片為EP3C40芯片。

7.根據(jù)權(quán)利要求1所述的高速傳輸?shù)腖XI數(shù)據(jù)采集器，其特征在于，所述的第一DMA控制器與第二DMA控制器均為1個(gè)以上；每個(gè)第一DMA控制器有唯一對(duì)應(yīng)的一組第一FIFO存儲(chǔ)器；每個(gè)第二DMA控制器有唯一對(duì)應(yīng)的一組第二FIFO存儲(chǔ)器。