[實(shí)用新型]一種帶電磁隔離的行波測距校驗(yàn)裝置

有效

• 申請?zhí)枺?/td>: 201721375528.2
• 申請日: 2017-10-24
• 公開（公告）號: CN207352148U
• 公開（公告）日: 2018-05-11
• 發(fā)明（設(shè)計(jì)）人: 崔柳;李書勇;郭琦
• 申請（專利權(quán)）人: 南方電網(wǎng)科學(xué)研究院有限責(zé)任公司;中國南方電網(wǎng)有限責(zé)任公司電網(wǎng)技術(shù)研究中心
• 主分類號: G01R35/00
• 分類號: G01R35/00
• 代理公司: 北京志霖恒遠(yuǎn)知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11435
• 代理人: 曹麗

本實(shí)用新型公開了一種帶電磁隔離的行波測距校驗(yàn)裝置，包括主控單元、FPGA控制單元、磁隔單元、高速DA轉(zhuǎn)換單元和功率放大輸出單元；所述FPGA控制單元分別與主控單元和磁隔單元相連，主控單元與FPGA控制單元共用一個(gè)接地端子；六個(gè)磁隔單元分別各自接不同于主控單元的接地端子，高速DA轉(zhuǎn)換單元分別與隔磁單元和功率放大輸出單元相連，其中功率放大輸出單元共用一個(gè)接地端子。本實(shí)用新型拓寬了可測試范圍，大大降低共地造成的三相行波信號之間的干擾，從而可以更好的把設(shè)置好的行波波形參數(shù)準(zhǔn)確無誤的傳輸?shù)叫胁y距裝置，保證了信號輸出源即校驗(yàn)儀的準(zhǔn)確性。

技術(shù)領(lǐng)域

本實(shí)用新型涉及電力系統(tǒng)行波故障測距技術(shù)領(lǐng)域，尤其涉及一種帶電磁隔離的行波測距校驗(yàn)裝置。

背景技術(shù)

近年來隨著電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，高速采樣芯片的應(yīng)用，行波故障測距顯示出了巨大優(yōu)越性。行波測距技術(shù)成為高壓、超高壓交流輸電線路、直流輸電線路故障定位的重要手段，行波測距裝置在電力系統(tǒng)的各個(gè)變電站內(nèi)得到了廣泛應(yīng)用。

在此背景下，無論是在實(shí)驗(yàn)室還是在變電站都極有必要對行波測距裝置的準(zhǔn)確性進(jìn)行實(shí)驗(yàn)。然而，對行波測距裝置的實(shí)驗(yàn)卻沒有隨著行波測距理論和裝置的成熟而日趨完善和標(biāo)準(zhǔn)化，各種錯誤的現(xiàn)場接線方式層出不窮，導(dǎo)致實(shí)驗(yàn)結(jié)果誤差較大甚至錯誤，給變電站運(yùn)維人員帶來工作負(fù)擔(dān)和不便，也使測試人員身心疲憊。目前的測試裝置在輸出故障信號時(shí)，由于行波的高頻率和快速性，不同于保護(hù)裝置信號的接入方式，為避免測試裝置各相之間的電磁干擾，只能三相獨(dú)立輸出，無法做到三相共地輸出。而實(shí)際在變電站測試時(shí)，又往往需要根據(jù)變電站安裝的各個(gè)廠家的行波測距裝置的實(shí)際行波信號輸入端子的共地方式不同(共地和不共地)而被動按照變電站已接好的引入信號接線方式。對于共地引入信號的接線方式，那勢必會對測距裝置發(fā)出的故障波形造成干擾，從而使測距裝置所判定的和校驗(yàn)儀所給定的故障點(diǎn)的距離人為地產(chǎn)生一個(gè)較大的偏差。從而對實(shí)驗(yàn)結(jié)果的準(zhǔn)確性造成較大的影響，這就為實(shí)驗(yàn)結(jié)果的準(zhǔn)確性埋下了隱患。

本實(shí)用新型通過在傳統(tǒng)行波測距校驗(yàn)裝置中添加電磁隔離模塊的方法，可以做到三相共地輸出，不必人為拆開三相中性線，這樣無論行波測距裝置的行波接入端子是否共地，都可以直接按照變電站實(shí)際從CT引入的信號方式進(jìn)行實(shí)驗(yàn)接線，拓寬了可校驗(yàn)行波測距裝置的種類，亦提高了實(shí)驗(yàn)的準(zhǔn)確性，減少了人為誤差。

實(shí)用新型內(nèi)容

本實(shí)用新型的目的在于提供一種帶電磁隔離的行波測距校驗(yàn)裝置，以解決上述技術(shù)問題。

為實(shí)現(xiàn)上述目的本實(shí)用新型采用以下技術(shù)方案：

一種帶電磁隔離的行波測距校驗(yàn)裝置，包括主控單元、FPGA控制單元、磁隔單元、高速DA轉(zhuǎn)換單元和功率放大輸出單元；所述FPGA控制單元分別與主控單元和磁隔單元相連，主控單元與FPGA控制單元共用一個(gè)接地端子；六個(gè)磁隔單元分別各自接不同于主控單元的接地端子，高速DA轉(zhuǎn)換單元分別與隔磁單元和功率放大輸出單元相連，其中功率放大輸出單元共用一個(gè)接地端子。

主控單元由ARM與FPGA組成，ARM內(nèi)置linx系統(tǒng)；FPGA負(fù)責(zé)與此相關(guān)的各種接口邏輯，包括HPI通信、DDR3讀寫、開入開出量、B碼及GPS控制邏輯單元，主控單元用于負(fù)責(zé)與上位機(jī)通信、功能邏輯計(jì)算、下傳程序、數(shù)據(jù)和控制命令。

FPGA控制單元作為主控單元的子控制單元，用于從主控單元下載行波仿真數(shù)據(jù)和控制指令，完成讀取和在控制指令下輸出給磁隔單元。

磁隔單元用于降低大功率電流輸出對數(shù)字信號的影響以及消除了每個(gè)功放模塊之間輸出的共模電壓差。

高速DA轉(zhuǎn)換單元按照指令從FPGA控制單元讀取待回放的行波仿真波形并將行波仿真波形由數(shù)字信號轉(zhuǎn)換成模擬信號，最后經(jīng)功率放大輸出單元輸出。