[實用新型]一種圖像劃分處理電路

有效

• 申請號: 201721368845.1
• 申請日: 2017-10-23
• 公開（公告）號: CN207589061U
• 公開（公告）日: 2018-07-06
• 發明（設計）人: 魏榕山;張鑫剛;吳志強;馬智愚;胡志杰
• 申請（專利權）人: 福州大學
• 主分類號: H04N19/423
• 分類號: H04N19/423;G06T1/20
• 代理公司: 福州元創專利商標代理有限公司 35100
• 代理人: 蔡學俊

本實用新型涉及一種圖像劃分處理電路，包括：一用于接收視頻信號且用于視頻解析處理的圖像解析處理電路、一與圖像解析處理電路相連且用于數據緩存的數據緩存電路以及一與數據緩存電路相連且通過接收圖像劃分控制信號進行圖像劃分處理的圖像劃分處理電路。

技術領域

本實用新型涉及一種圖像劃分處理電路。

背景技術

圖像劃分處理是眾多視頻、圖像編解碼標準中的都需使用的關鍵技術，圖像劃分處理電路是硬件實現視頻、圖像編解碼的核心基礎部分，圖像劃分處理電路的性能不僅僅決定了后續電路的視頻、圖像編解碼電路復雜度，還關系著整個電路運行周期的長短和參數量的大小、運行效果、功耗等，因此開發高數據吞吐速率的圖像劃分處理電路就顯得尤為重要，

發明內容

本實用新型的目的在于提供一種圖像劃分處理電路，以克服現有技術中存在的缺陷。

為實現上述目的，本實用新型的技術方案是：一種圖像劃分處理電路，包括：一用于接收視頻信號且用于視頻解析處理的圖像解析處理電路、一與所述圖像解析處理電路相連且用于數據緩存的數據緩存電路以及一與所述數據緩存電路相連且通過接收圖像劃分控制信號進行圖像劃分處理的圖像劃分處理電路。

在本實用新型一實施例中，所述圖像解析處理電路、所述數據緩存電路以及所述圖像劃分處理電路的V_DD端均與一供電電源端相連。

在本實用新型一實施例中，所述供電電源端為1.8V電壓。

在本實用新型一實施例中，所述圖像解析處理電路、所述數據緩存電路以及所述圖像劃分處理電路的Clk端均連接至一晶振電路。

在本實用新型一實施例中，所述晶振電路的頻率為50MHz。

在本實用新型一實施例中，所述圖像解析處理電路、所述數據緩存電路以及所述圖像劃分處理電路的V_SS端均接地。

在本實用新型一實施例中，所述圖像解析處理電路包括用于接收視頻信號的輸入端p0、輸入端p1、輸入端p2、輸入端p3、輸入端p4、輸入端p5、輸入端p6、輸入端p7以及輸出圖像解析信號的第一輸出端Q_out；所述輸入端p0、輸入端p1、輸入端p2、輸入端p3、輸入端p4、輸入端p5、輸入端p6、輸入端p7分別與一外部視頻輸入設備相連；所述第一輸出端Q_out與所述數據緩存電路相連。

在本實用新型一實施例中，所述數據緩存電路包括用于接收圖像解析信號的輸入端S_in、用于輸出緩存數據的第二輸出端Q_out以及用于輸出控制信號的控制信號輸出端F；所述輸入端S_in與所述第一輸出端Q_out相連；所述第二輸出端Q_out以及所述控制信號輸出端F均與所述圖像劃分處理電路相連。

在本實用新型一實施例中，所述圖像劃分處理電路包括用于接收圖像劃分控制信號的輸入端Mode、用于接收緩存數據的輸入端D_in、用于接收控制信號的控制信號輸入端C以及用于輸出圖像劃分信號的輸出端O1、輸出端O2、輸出端O3、輸出端O4；所述輸入端D_in與所述第二輸出端Q_out相連；所述控制信號輸入端C與所述控制信號輸出端F相連。

相較于現有技術，本實用新型具有以下有益效果：本實用新型所提出的一種圖像劃分處理電路，電路結構緊湊，電路功耗低，易于實現，適用于硬件電路實現的對時間和資源敏感的視頻、圖像編解碼。

附圖說明

圖1是本實用新型中圖像劃分處理電路的電路圖。

具體實施方式