[實用新型]用于測量記憶體訪問時間的系統

有效

• 申請號: 201721344016.X
• 申請日: 2017-10-18
• 公開（公告）號: CN207529369U
• 公開（公告）日: 2018-06-22
• 發明（設計）人: 申又澈;白京一;鄭炫燮
• 申請（專利權）人: DBHiTek株式會社
• 主分類號: G06F11/30
• 分類號: G06F11/30
• 代理公司: 上海和躍知識產權代理事務所(普通合伙) 31239
• 代理人: 余文娟

用于測量記憶體的訪問時間的系統，包括：配置為將時鐘信號延遲第一延遲時間并輸出第一延遲時鐘信號的第一延遲單元，配置為將時鐘信號延遲比第一延遲時間長的第二延遲時間并輸出第二延遲時鐘信號的第二延遲單元，配置為存儲數據的記憶體，響應于第一延遲時鐘信號從記憶體中讀取數據，配置成響應于第二延遲時鐘信號存儲從記憶體中讀取的數據的檢測數據存儲器，以及控制器，其配置成基于檢測數據存儲器中數據和記憶體中數據的比較、第一延遲時鐘信號和第二延遲時鐘信號來測量記憶體的訪問時間。

本申請主張于2016年11月23日提交的韓國專利申請第 10-2016-0156558號的權益，其通過引用并入本文，就好像在本文中完全陳述。

技術領域

實施例涉及用于測量嵌入式記憶體的訪問時間的系統。

背景技術

嵌入式靜態隨機存取記憶體(SRAM)是能夠在片上系統(SoC) 邏輯電路中寫入數據或者從片上系統(SoC)邏輯電路中讀取數據的裝置。隨著半導體制造工藝微型化的提高，且SOC功能性變得越來越復雜，嵌入式SRAM的使用頻率和容量增加了。

在運行過程中SRAM的訪問時間是重要指標，其表明SRAM的讀取速度。隨著工藝微型化，精確測量硅上諸如訪問時間的時序參數逐漸變得復雜和困難，但其重要性卻不斷增加。

為了精確的時序測量，除了邏輯電路之外，可使用專門為時序測量而設計的電路。然而，在一個特定制造工藝中，應修正為時序測量設計的電路，以便用于不同的制造工藝中。

實用新型內容

因此，本實用新型的實施例涉及用于測量記憶體的訪問時間的系統，該系統能夠容易、快速和準確地測量記憶體的訪問時間，同時消除人為錯誤和測試期間產生的錯誤(例如，在測試裝置中)。

本實用新型的其他優點、目標和特征將在以下的說明書中部分闡述，部分由本領域技術人員在審查下文后變得顯而易見或可從本實用新型的實踐中習得。本實用新型的目標和其它優點可通過書面說明書和權利要求以及附圖中特別指出的結構來實現和獲得。

為實現這些目標和其他優點并根據本文中所體現和廣泛描述的實施例的目的，提出一種用于測量記憶體的訪問時間的系統，包括：配置為將時鐘信號延遲第一延遲時間并輸出第一延遲時鐘信號的第一延遲單元，配置為將時鐘信號延遲比第一延遲時間長的第二延遲時間并輸出第二延遲時鐘信號的第二延遲單元，記憶體(其配置為存儲數據)，響應于第一延遲時鐘信號從記憶體中讀取數據，配置成響應于第二延遲時鐘信號存儲從記憶體中讀取的數據的檢測數據存儲器；以及控制器，其配置成基于檢測數據存儲器中數據和記憶體中數據的比較、第一延遲時鐘信號和第二延遲時鐘信號來測量記憶體的訪問時間。

當檢測數據存儲器中的數據和記憶體中的數據相等時，控制器可調節第二延遲單元的第二延遲時間。

當檢測數據存儲器中的數據與記憶體中的數據不等時，控制器可檢測或確定調節后的第二延遲時間和第一延遲時間之間的差作為記憶體的訪問時間。

第一延遲單元可包括配置為延遲時鐘信號(例如，第一量)的第一延遲調節器和配置為延遲由第一延遲調節器所延遲的時鐘信號(例如，第二量)并輸出第一延遲時鐘信號的第二延遲調節器。第一延遲調節器可將延遲時間(如，由第一延遲調節器所延遲的時鐘信號的延遲時間)調節多個第一參考時間，且第二延遲調節器可將延遲時間(如，第一延遲時鐘信號的延遲時間) 調節多個第二參考時間和多個第三參考時間的總和。

第二延遲單元可包括配置為延遲時鐘信號(例如，第三量)的第三延遲調節器和配置為延遲由第三延遲調節器所延遲的時鐘信號(例如，第四量)并輸出第二延遲時鐘信號的第四延遲調節器。第三延遲調節器可將延遲時間(如，由第三延遲調節器所延遲的時鐘信號的延遲時間)調節多個第一參考時間，且第四延遲調節器可將延遲時間(如，第二延遲時鐘信號的延遲時間) 調節多個第二參考時間和多個第三參考時間的總和。