[實用新型]一種基于PCI Express總線架構的FPGA數據處理卡

有效

• 申請號: 201721296790.8
• 申請日: 2017-10-09
• 公開（公告）號: CN207352610U
• 公開（公告）日: 2018-05-11
• 發明（設計）人: 陸新偉
• 申請（專利權）人: 無錫十月中宸科技有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F15/76
• 代理公司: 無錫華源專利商標事務所(普通合伙) 32228
• 代理人: 張悅;聶啟新

1.一種基于PCI Express總線架構的FPGA數據處理卡，其特征在于，包括多片FPGA；FPGA包括1片主FPGA和多片從FPGA；所述主FPGA與從FPGA節點之間通過高速串行總線互相連接；每兩個從FPGA之間都通過高速串行總線互相連接；所述FPGA上裝配有兩組DDR4SDRAM顆粒；第一組DDR4 SDRAM顆粒包括4片DDR4 SDRAM顆粒，4片DDR4 SDRAM顆粒通過Fly-by拓撲結構組成一組DDR4 SDRAM緩存單元；第二組DDR4 SDRAM顆粒包括2片DDR4 SDRAM顆粒。

2.如權利要求1所述的基于PCI Express總線架構的FPGA數據處理卡，其特征在于，所述從FPGA的數量為2～6片。

3.如權利要求1所述的基于PCI Express總線架構的FPGA數據處理卡，其特征在于，主FPGA和各個從FPGA之間還通過Config IO接口互相連接，傳輸配置信號。

4.如權利要求1所述的基于PCI Express總線架構的FPGA數據處理卡，其特征在于，第一組DDR4 SDRAM顆粒包括4片4Gb、16位的DDR4 SDRAM顆粒，構成一組64位的DDR4 SDRAM緩存單元。

5.如權利要求1所述的基于PCI Express總線架構的FPGA數據處理卡，其特征在于，第一組DDR4 SDRAM顆粒連接于每片FPGA的HP BANK接口。

6.如權利要求1所述的基于PCI Express總線架構的FPGA數據處理卡，其特征在于，第二組DDR4 SDRAM顆粒包括2片4Gb、16位的DDR4 SDRAM顆粒。

7.如權利要求1所述的基于PCI Express總線架構的FPGA數據處理卡，其特征在于，第二組DDR4 SDRAM顆粒連接于每片FPGA的HR BANK接口。

8.如權利要求1所述的基于PCI Express總線架構的FPGA數據處理卡，其特征在于，所述主FPGA上還連接有一片FLASH芯片。

9.如權利要求1所述的基于PCI Express總線架構的FPGA數據處理卡，其特征在于，數據處理卡包括PCIE接口和SRIO通信接口；數據處理卡還包括2個獨立的全局時鐘網絡；第一全局時鐘網絡為頻率是100MHz的LVDS差分時鐘網絡，用于數據處理卡的PCIE接口；第二全局時鐘網絡為頻率是156.25MHz的LVDS差分時鐘網絡，用于數據處理卡的SRIO通信接口。

10.如權利要求1所述的基于PCI Express總線架構的FPGA數據處理卡，其特征在于，主FPGA還設置有光纖通道和GEN3.0 PCIE高速接口。