[實用新型]基于PCI Express總線架構的FPGA數據處理卡

有效

• 申請號: 201721292392.9
• 申請日: 2017-10-09
• 公開（公告）號: CN207352606U
• 公開（公告）日: 2018-05-11
• 發明（設計）人: 陸新偉
• 申請（專利權）人: 無錫十月中宸科技有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38
• 代理公司: 無錫華源專利商標事務所(普通合伙) 32228
• 代理人: 張悅;聶啟新

1.一種基于PCI Express總線架構的FPGA數據處理卡，其特征在于：包括1片PCIESWITCH橋芯片和多個節點模塊；所述節點模塊為高配版FPGA，所述高配版FPGA是指Xilinx的Kintex UltraSale系列FPGA或Intel的Arria 10GX系列FPGA；還包括一片低配版FPGA，所述低配版FPGA是指Xilinx的Spartan-6LXT系列FPGA或Intel的CYCLONE V SG系列FPGA；所述PCIE SWITCH橋芯片通過PCIE高速串行接口和每個節點模塊互相連接；所述PCIE SWITCH橋芯片通過PCIE總線接口與低配版FPGA互相連接；低配版FPGA和每個高配版FPGA上均連接有多個DDR4SDRAM顆粒。

2.如權利要求1所述的基于PCI Express總線架構的FPGA數據處理卡，其特征在于，PCIE SWITCH橋芯片和各個節點模塊之間還通過Condign IO接口互相連接，傳輸數據初始化信號。

3.如權利要求1所述的基于PCI Express總線架構的FPGA數據處理卡，其特征在于，多個DDR4SDRAM顆粒通過Fly-by拓撲結構構成一組64位的DDR4 SDRAM緩存單元。

4.如權利要求1所述的基于PCI Express總線架構的FPGA數據處理卡，其特征在于，低配版FPGA和每個高配版FPGA上均連接有一個FLASH芯片，存儲有初始化數據。

5.如權利要求1所述的基于PCI Express總線架構的FPGA數據處理卡，其特征在于，所述PCIE SWITCH橋芯片通過GEN3.0PCIE×16高速串行接口與服務器相連接。

6.如權利要求1所述的基于PCI Express總線架構的FPGA數據處理卡，其特征在于，所述PCIE SWITCH橋芯片通過GEN3.0PCIE×8高速串行接口和每個節點模塊互相連接；所述PCIE SWITCH橋芯片通過GEN1.0PCIE×1總線接口和低配版的FPGA相連接。

7.如權利要求1所述的基于PCI Express總線架構的FPGA數據處理卡，其特征在于，數據處理卡還包括2個獨立的全局時鐘網絡；第一全局時鐘網絡為頻率是100MHz的LVDS差分時鐘網絡，用于數據處理卡的PCIE接口；第二全局時鐘網絡為頻率是200MHz的LVDS差分時鐘網絡，用于高配版FPGA。