[實用新型]半導體存儲器

有效

• 申請號: 201721287711.7
• 申請日: 2017-09-30
• 公開（公告）號: CN207265048U
• 公開（公告）日: 2018-04-20
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 睿力集成電路有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 智云

技術領域

本實用新型涉及半導體技術領域，具體涉及一種半導體存儲器。

背景技術

電容器作為集成電路中的必要元件之一，在電路中具有電壓調整、濾波等功能，廣泛用于集成電路中。

水平電容器通常由兩片極板以及夾在兩片極板之間的介電材料組成。電容器的電容與極板面積以及介電材料的介電常數(k)成正比，并且電容器的電容與介電材料的厚度成反比。與增大面積相關聯的問題在于，在晶圓或基板上需要較大的實體區域，即占用更大的芯片面積。

垂直電容器是在基底中形成深槽，利用深槽的側壁提供主要的極板面積，以此減少電容器在芯片表面的占用面積，同時仍然可以獲得較大的電容。

但是，隨著器件尺寸的不斷減小，溝槽的深度增大的同時，還需要開口尺寸(深槽開口的孔徑)減小，這就大幅度增大了溝槽的深寬比(定義為深度/開口尺寸)，在刻蝕基底形成深槽時，由于深槽的深寬比增加，其側壁易遭受較強烈的等離子體碰撞導致過刻蝕輪廓，并且底部由于反應物的堆積會導致刻蝕緩慢，造成深槽底部的孔徑較小，在深槽中形成的上電極板與下電極板容易相互連接，導致電容器發生短路現象。

實用新型內容

本實用新型的目的在于提供一種半導體存儲器，使電容器輪廓較垂直化，能夠減小短路現象的發生，提高半導體存儲器的性能。

為實現上述目的，本實用新型提供一種半導體存儲器，包括：

一基底；以及

多個電容器，設置于所述基底上，所述電容器包含下電極層、介電層及上電極層，其中，所述介電層及所述上電極層依序形成于所述下電極層的內外表面，所述下電極層的外表面具有電容圖案孔和電容輪廓孔的組合外形，所述下電極層具有靠近所述基底的第一部分和遠離所述基底的第二部分，所述第二部分對應所述電容圖案孔并具有第一斜度，所述第一部分對應所述電容輪廓孔并具有第二斜度，所述第二斜度小于所述第一斜度。

可選的，一中間支撐層，位于所述基底上且在所述下電極層的中間位置；

一頂部支撐層，位于所述基底上且在所述下電極層的頂部位置；

其中，所述下電極層具有所述第一斜度的側壁為由所述頂部支撐層至所述中間支撐層的區段，所述下電極層具有所述第二斜度的側壁為由所述中間支撐層至所述基底的區段。

可選的，從所述中間支撐層至所述電容輪廓孔的底部，所述電容器的長度與所述電容輪廓孔底部的孔徑的比值范圍為50～80。

可選的，從所述中間支撐層至所述電容輪廓孔的底部，所述電容器的長度與所述電容輪廓孔底部的孔徑的比值范圍為57～68。

相應的，本實用新型還提供一種半導體存儲器，包括：

一基底；

一中間支撐層，位于所述基底上；以及

多個電容器，設置于所述基底上，所述電容器包含下電極層、介電層及上電極層，其中，所述介電層及所述上電極層依序形成于所述下電極層的內外表面，以所述中間支撐層為分隔面，所述下電極層具有靠近所述基底的第一部分和遠離所述基底的第二部分，所述第一部分的廓孔外形與所述第二部分的廓孔外形為不相同。

可選的，所述半導體存儲器還包括：

一底部支撐層，形成于所述基底上且在所述下電極層的底部位置；及

一頂部支撐層，位于所述基底上且在所述下電極層的頂部位置；

其中，所述介電層更延伸覆蓋于所述底部支撐層上并更形成于所述中間支撐層和所述頂部支撐層的外露表面。

可選的，所述電容器的長度與所述電容器的所述下電極層的頂部外徑的比值范圍為32～35，所述電容器的長度與所述電容器的所述下電極層的中間外徑的比值范圍為34～49，所述電容器的長度與所述電容器的所述下電極層的底部外徑的比值范圍為57～68。

與現有技術相比，本實用新型提供的半導體存儲器中，包括基底以及設置于基底上的多個電容器，所述電容器包含下電極層、介電層及上電極層，其中，所述介電層及所述上電極層依序形成于所述下電極層的內外表面，所述下電極層的外表面具有電容圖案孔和電容輪廓孔的組合外形，所述下電極層具有靠近所述基底的第一部分和遠離所述基底的第二部分，所述第二部分對應所述電容圖案孔并具有第一斜度，所述第一部分對應所述電容輪廓孔并具有第二斜度，所述第二斜度小于所述第一斜度，所述半導體存儲器中的電容器輪廓較垂直化，由此避免了電容器之間短路現象的發生，提高最終形成的半導體存儲器的性能。

附圖說明

圖1～圖3為一電容器的形成方法的各步驟的結構示意圖；