[實用新型]一種電源電路有效
| 申請號： | 201721268635.5 | 申請日： | 2017-09-29 |
| 公開（公告）號： | CN207304401U | 公開（公告）日： | 2018-05-01 |
| 發明（設計）人： | 吳靜麗 | 申請（專利權）人： | 吳靜麗 |
| 主分類號： | H02M7/06 | 分類號： | H02M7/06;H02M1/14;H02M1/32;H02M3/07 |
| 代理公司： | 北京華仲龍騰專利代理事務所(普通合伙)11548 | 代理人： | 李靜 |
| 地址： | 066000 河北*** | 國省代碼： | 河北;13 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 電源 電路 | ||
技術領域
本實用新型涉及設備電路領域，尤其涉及一種電源電路。
背景技術
當下電路運行中需要不同電壓輸入，因此需要不同電壓輸出的電源電路進行供電，從而造成電路利用效率低下，造成不必要的經濟損失，同時當下電源電路運行不穩定，瞬時電壓對電路元件造成致命損傷。
實用新型內容
本實用新型的目的在于提供一種電源電路，以解決上述技術問題，為實現上述目的本實用新型采用以下技術方案：
一種電源電路，電路中220V電源接變壓器T，變壓器T的輸出端接整流橋DR，同時變壓器T輸出端接地，整流橋DR的輸出端經電容C1接電容C2，同時電容C1經電容C4接芯片U3的VIN端口，電容C2接芯片U3的VIN端口，整流橋DR的輸出端經電阻R1接電容C3，電容C3的兩端并聯二極管VD，電容C3經電容C4接芯片U3的VIN端口，芯片U3的VIN端口經二極管D1接芯片U3的VOUT端口，電阻R1經電阻R3接晶體管Q2的基極，整流橋DR的輸出端經保險絲F接電阻R2，電阻R2同時接晶體管Q2的集電極和晶體管Q1的集電極，晶體管Q2的發射極接晶體管Q1的基極，晶體管Q1的發射極經電阻R4接地，電阻R4的兩端并聯電容C5，電容C5兩端并聯電容C6，電容C5接輸出端輸出+15V電壓，晶體管Q1的發射極接芯片U2的VIN端口，同時晶體管Q1的發射極經二極管D2接芯片U2的VOUT端口，芯片U2和U3的GND端口同時接地，芯片U2的VOUT端口分別經電容C7和電容C11接地，芯片U3的VOUT端口分別經電容C8和電容C12接地，芯片U2的VOUT端口經二極管D5接地，芯片U3的VOUT端口經二極管D6接地，同時芯片U2和U3的VOUT端口分別接輸出端的+12V和-12V電壓，晶體管Q1的發射極接芯片U1的VIN端口，芯片U1的VIN端口經二極管D3接芯片U1的VOUT端口，芯片U1的GND端口接地，芯片U1的VOUT端口分別經電容C9和電容C10接地，芯片U1的VOUT端口經二極管D4接地，同時芯片U1的VOUT端口接電路輸出端輸出+5V電壓。
在上述技術方案基礎上，所述芯片U1采用78L05型固定電壓三端集成穩壓器，所述芯片U2采用+12V的78L12型三端穩壓器，所述芯片U3采用-12V的79L12型三端穩壓器。
本實用新型設計的電源電路采用全波整流，其輸出的平均電壓值最高，進而負載提高了利用率，同時電路中電容采用耐壓值超過脈動電壓峰值，有效避免脈動電壓瞬時值過高對電路元件的造成的沖擊造成電路損毀，從而提高電路運行的穩定性，電路設計多路輸出，滿足不同電路電壓的需要，提高了電路利用效率。
附圖說明
圖1為本實用新型的電路圖。
具體實施方式
下面結合附圖和具體實施例對本實用新型作進一步詳細闡述。
一種電源電路，電路中220V電源接變壓器T，變壓器T的輸出端接整流橋DR，同時變壓器T輸出端接地，整流橋DR的輸出端經電容C1接電容C2，同時電容C1經電容C4接芯片U3的VIN端口，電容C2接芯片U3的VIN端口，整流橋DR的輸出端經電阻R1接電容C3，電容C3的兩端并聯二極管VD，電容C3經電容C4接芯片U3的VIN端口，芯片U3的VIN端口經二極管D1接芯片U3的VOUT端口，電阻R1經電阻R3接晶體管Q2的基極，整流橋DR的輸出端經保險絲F接電阻R2，電阻R2同時接晶體管Q2的集電極和晶體管Q1的集電極，晶體管Q2的發射極接晶體管Q1的基極，晶體管Q1的發射極經電阻R4接地，電阻R4的兩端并聯電容C5，電容C5兩端并聯電容C6，電容C5接輸出端輸出+15V電壓，晶體管Q1的發射極接芯片U2的VIN端口，同時晶體管Q1的發射極經二極管D2接芯片U2的VOUT端口，芯片U2和U3的GND端口同時接地，芯片U2的VOUT端口分別經電容C7和電容C11接地，芯片U3的VOUT端口分別經電容C8和電容C12接地，芯片U2的VOUT端口經二極管D5接地，芯片U3的VOUT端口經二極管D6接地，同時芯片U2和U3的VOUT端口分別接輸出端的+12V和-12V電壓，晶體管Q1的發射極接芯片U1的VIN端口，芯片U1的VIN端口經二極管D3接芯片U1的VOUT端口，芯片U1的GND端口接地，芯片U1的VOUT端口分別經電容C9和電容C10接地，芯片U1的VOUT端口經二極管D4接地，同時芯片U1的VOUT端口接電路輸出端輸出+5V電壓。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于吳靜麗，未經吳靜麗許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201721268635.5/2.html，轉載請聲明來源鉆瓜專利網。
