[實用新型]一種提高模數轉換器轉換速度的電路

有效

• 申請號: 201721259596.2
• 申請日: 2017-09-28
• 公開（公告）號: CN207427126U
• 公開（公告）日: 2018-05-29
• 發明（設計）人: 劉銀;何云鵬;高君效;張來
• 申請（專利權）人: 成都啟英泰倫科技有限公司
• 主分類號: H03M1/44
• 分類號: H03M1/44
• 代理公司: 暫無信息
• 代理人: 暫無信息

本實用新型涉及數據轉換器領域，特別是涉及到一種利用預量化電路來提高模數轉換器轉換速度的電路，該電路包括數模轉換器和預量化電路，所述數模轉換器由開關電路、譯碼電路、電阻陣列及電容陣列組成；所述預量化電路分別與所述電容陣列和電阻陣列連接，由于高K位電容沒有參與ADC的轉換，因此ADC減少了K個轉換周期，此外，由于電容陣列是二進制加權結構，低位的電容值比高位的電容值小，所需的充放電時間短，所以ADC每個轉換周期所需的時間也會縮短，因此大大提高了ADC的采用頻率。

技術領域

本實用新型涉及數據轉換器領域，特別是涉及到一種利用預量化電路來提高模數轉換器轉換速度的電路。

背景技術

模數轉換器(ADC)以下簡稱ADC，是指將連續變量的模擬信號轉換為離散的數字信號的器件，是模擬系統和數字系統接口的關鍵部件，模數轉換器根據分辨率和速度的不同，可以分為多種類型的轉換器，其中逐次逼近型ADC在精度和速度方面有綜合性的優勢，市場應用廣泛。

如圖1所示，逐次逼近型ADC主要包括采樣電路，比較器，逐次逼近邏輯電路和數模轉換電路(DAC)以下簡稱DAC，通過將輸入信號的采樣值依次與DAC產生的參考電壓值進行比較而逐位產生數字碼。

根據DAC結構的不同，逐次逼近型ADC可以分為電荷再分配，電阻等比例縮放，電容-電阻混合型等，其中，電容-電阻混合型結合了電阻型和電荷分配型的優點，因此在逐次逼近型ADC中普遍使用，圖1是通用的電容-電阻混合型DAC的電路原理圖。

如圖2所示，逐次逼近型ADC的工作過程包含采樣與轉換兩個過程，采樣階段將外部輸入的模擬信號采樣到電容陣列，轉換階段把采樣到的信號通過逐次逼近算法逐位產生數字碼，如果ADC的分辨率是N位，就需要N個轉換時鐘周期，ADC的工作速度主要受電容陣列充放電速度的影響，在采樣階段和N個轉換周期，電容在不斷的充放電，ADC的分辨率每增加一位，電容的個數呈幾何級數式增加，所需要的充放電時間常數也越大，因此，對于高精度的ADC而言，采樣頻率受到了大電容極大的限制。

為解決上述問題，需要發明一種提高采樣頻率，減少ADC轉化時間的模數轉換器電路。

實用新型內容

本實用新型的目的在于克服現有技術中所存在的上述不足，提供一種可通過預量化電路來提高模數轉換器采樣頻率、轉換速度和精度的電路。

為了達到上述目的，本實用新型提供了如下技術方案。

一種提高模數轉換器轉換速度的電路，如圖2所示，其包括：

數模轉換器，所述數模轉換器由開關電路、譯碼電路、電阻陣列及電容陣列組成；

預量化電路，所述預量化電路分別與所述電容陣列和電阻陣列連接。

做為本實用新型的優選方案，所述開關電路分別與基準電壓，標準輸入、數字信號高位及地連接；

所述譯碼電路分別與電阻陣列和數字信號低位連接；

所述電阻陣列由2K個電阻串聯組成，分別為第一電阻、第二電阻至第2K電阻，且每個所述電阻的阻值相等，K為大于等于1的正整數，所述第一電阻的一端與基準電壓連接，所述第一電阻的另一端與所述第二電阻的一端連接，以此類推，所述第（2K-1）電阻的另一端與所述第2K電阻的一端連接，所述第2K電阻的另一端接地；

所述電容陣列由M位電容組成，M位所述電容采用二進制加權電容結構，且M大于K，M位所述電容由高K位電容、中位電容和低位電容組成，M位所述電容的正端與輸出連接，高K位電容的負端與所述預量化電路連接，最低位電容的負端與所述譯碼電路連接，中位電容的負端與所述開關電路連接；