[實用新型]一種L波段信號調(diào)理模塊

有效

• 申請?zhí)枺?/td>: 201721165623.X
• 申請日: 2017-09-12
• 公開（公告）號: CN207369002U
• 公開（公告）日: 2018-05-15
• 發(fā)明（設計）人: 彭仲生
• 申請（專利權）人: 成都華興匯明科技有限公司
• 主分類號: H03K3/011
• 分類號: H03K3/011;H03K3/013;H03K5/00;H03K5/02
• 代理公司: 成都君合集專利代理事務所(普通合伙) 51228
• 代理人: 鄒新華

1.一種L波段信號調(diào)理模塊，其特征在于，包括用于調(diào)整兩路輸入信號的功率和相位的射頻電路板和用于給所述射頻電路板供電并輸出控制信號至射頻電路板的控制電路板，所述控制電路板通信連接有上位機，所述射頻電路板包括第一路輸入通道和第二路輸入通道，所述第一路輸入通道依次連接第一低噪聲放大器（A1）、第二低噪聲放大器（A2）、第一數(shù)控衰減器（B1）、第一數(shù)控移相器（C1）和第一溫度補償衰減器（D1），所述第二路輸入通道依次連接第三低噪聲放大器（A3）、第四低噪聲放大器（A4）、第二數(shù)控衰減器（B2）、固定衰減器（E）和第二溫度補償器（D2），所述第一溫度補償器（D1）與所述第二溫度補償器（D2）的輸出端連接合路器（F）的輸入端，所述合路器（F）的輸出端連接有第二數(shù)控移相器（C2），所述第二數(shù)控移相器（C2）連接第五低噪聲放大器（A5），所述第五低噪聲放大器（A5）連接射頻電路板的輸出端。

2.根據(jù)權利要求1所述的一種L波段信號調(diào)理模塊，其特征在于，所述控制電路板包括主控芯片，所述主控芯片連接有BUFFER電路和用于與所述上位機通信的SPI接口，所述BUFFER電路與射頻電路板采用電源線連接。

3.根據(jù)權利要求2所述的一種L波段信號調(diào)理模塊，其特征在于，所述BUFFER電路有多個，用于將所述主控芯片輸出的信號濾波后輸入所述射頻電路板的第一數(shù)控衰減器（B1）、第二數(shù)控衰減器（B2）、第一數(shù)控移相器（C1）和第二數(shù)控移相器（C2）。

4.根據(jù)權利要求3所述的一種L波段信號調(diào)理模塊，其特征在于，所述BUFFER電路包括buffer芯片（U3），所述buffer芯片的2腳接地，5腳接3.3V直流電壓，1腳和3腳分別作為第一輸入端和第二輸入端接收所述主控芯片輸入的信號,6腳連接電阻R24的第一端，電阻R24的第二端通過電容C2接地，并連接第一輸出端，4腳連接電阻R25的第一端，電阻R25的第二端通過電容C3接地，并連接第二輸出端，所述第一輸出端和第二輸出端連接射頻電路板。

5.根據(jù)權利要求2-4中任意一項所述的一種L波段信號調(diào)理模塊，其特征在于，所述SPI接口連接有差分轉(zhuǎn)單端芯片（U2），所述差分轉(zhuǎn)單端芯片（U2）的3腳、5腳、11腳和13腳分別與SPI接口的輸出信號連接，所述差分轉(zhuǎn)單端芯片（U2）與所述上位機的串口DB15連接，所述串口DB15的9針、10針和11針連接5V直流電壓，串口DB15的13針、14針和15針接地，串口DB15的1針和2針之間串聯(lián)電阻R23，所述1針和2針分別通過電阻R9和電阻R8連接差分轉(zhuǎn)單端芯片（U2）的1腳和2腳，串口DB15的3針和4針之間串聯(lián)電阻R16，3針和4針分別通過電阻R10和電阻R11連接差分轉(zhuǎn)單端芯片（U2）的6腳和7腳，串口DB15的5針和6針之間串聯(lián)電阻R21，串口DB15的5針和6針分別通過電阻R12和電阻R13連接差分轉(zhuǎn)單端芯片（U2）的15腳和14腳，串口DB15的7針和8針之間串聯(lián)電阻R22，串口DB15的7針和8針分別通過電阻R14和電阻R15連接差分轉(zhuǎn)單端芯片（U2）的10腳和9腳。

6.根據(jù)權利要求5所述的一種L波段信號調(diào)理模塊，其特征在于，所述主控芯片為FPGA，所述FPGA包括用于與所述SPI接口連接的BANK1（U1B），用于連接所述BUFFER電路后與所述射頻電路板上的第一數(shù)控衰減器（B1）、第二數(shù)控衰減器（B2）、第一數(shù)控移相器（C1）連接的BANK2（U1C）和用于連接所述BUFFER電路后與所述射頻電路板上的第二數(shù)控移相器（C2）連接的BANK3（U1D）。

7.根據(jù)權利要求6所述的一種L波段信號調(diào)理模塊，其特征在于，所述控制電路板還包括用于給所述射頻電路板供電的電源模塊，所述電源模塊包括5.5V濾波電路、3.3V穩(wěn)壓電路和1.2V穩(wěn)壓電路，分別用于給所述FPGA提供5.5V直流電壓、3.3V直流電壓和1.2V直流電壓。