[實用新型]集成電路與用于測試模數轉換器電路的內置自測電路

有效

• 申請號: 201721165015.9
• 申請日: 2017-09-12
• 公開（公告）號: CN207677711U
• 公開（公告）日: 2018-07-31
• 發明（設計）人: A·巴爾;C·德布納斯;N·巴爾加瓦
• 申請（專利權）人: 意法半導體國際有限公司
• 主分類號: H03M1/10
• 分類號: H03M1/10;H03M3/00
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;張昊

1.一種集成電路，其特征在于，包括：

模擬電路域；

數字電路域；

模數轉換器ADC電路，具有耦合到所述模擬電路域的輸入和耦合到所述數字電路域的輸出；和

內置自測BIST電路，被配置為測試所述ADC電路的操作，所述BIST電路包括：

多階三角積分ΣΔ調制器，具有被配置為接收輸入信號的輸入、被配置為生成從所述輸入信號導出的模擬測試信號的第一輸出和被配置為生成二進制數據流的第二輸出，其中在測試模式操作期間，所述模擬測試信號被施加到所述ADC電路的輸入；和

數字重組和濾波電路，具有被配置為接收所述二進制數據流的第一輸入和被配置為響應于所述模擬測試信號接收從所述ADC電路輸出的數字測試信號的第二輸入，所述數字重組和濾波電路被配置為對所述二進制數據流和所述數字測試信號進行組合和濾波以生成數字結果信號，所述數字結果信號具有從所述輸入信號導出的第一信號分量和從由所述ADC電路的操作引入的誤差導出的第二信號分量。

2.根據權利要求1所述的集成電路，其特征在于，所述多階ΣΔ調制器是二階ΣΔ調制器。

3.根據權利要求1所述的集成電路，其特征在于，所述多階ΣΔ調制器是多級噪聲整形MASHΣΔ調制器。

4.根據權利要求1所述的集成電路，其特征在于，所述多階ΣΔ調制器包括被配置為量化所述模擬測試信號以生成所述二進制數據流的量化器電路。

5.根據權利要求4所述的集成電路，其特征在于，所述二進制數據流包括通過所述量化器的操作引入的誤差，并且其中所述數字重組和濾波電路被配置為消除由所述量化器的操作引入的所述誤差，使其不出現在所述數字結果信號中。

6.根據權利要求1所述的集成電路，其特征在于，所述數字重組和濾波電路包括：

第一數字求和電路，被配置為從所述數字測試信號導出的數字信號中減去所述二進制數據流以生成第一數字信號；

數字濾波電路，被配置為對所述第一數字信號進行濾波以生成經濾波的數字信號；和

第二數字求和電路，被配置為將所述經濾波的數字信號加到所述二進制數據流以生成第二數字信號。

7.根據權利要求6所述的集成電路，其特征在于，所述數字重組和濾波電路還包括被配置為抽取所述第二數字信號以生成所述數字結果信號的抽取電路。

8.根據權利要求1所述的集成電路，其特征在于，還包括相關電路，其被配置為將所述數字結果信號與參考信號相關，以獲取結果，該結果的值受所述第二信號分量影響并且指示由所述ADC電路的操作引入的誤差。

9.根據權利要求8所述的集成電路，其特征在于，所述參考信號是對應于所述輸入信號的數字信號。

10.根據權利要求1所述的集成電路，其特征在于，所述ADC電路是奈奎斯特速率ADC電路。

11.一種用于測試模數轉換器電路的內置自測電路，其特征在于，包括：

多階三角積分ΣΔ調制器，具有被配置為接收輸入信號的輸入、被配置為生成從所述輸入信號導出的模擬測試信號的第一輸出和被配置為生成二進制數據流的第二輸出，其中在測試模式操作期間，所述模擬測試信號被施加到所述模數轉換器電路的輸入；和

數字重組和濾波電路，具有被配置為接收所述二進制數據流的第一輸入和被配置為響應于所述模擬測試信號接收從所述模數轉換器電路輸出的數字測試信號的第二輸入，所述數字重組和濾波電路被配置為對所述二進制數據流和所述數字測試信號進行組合和濾波以生成數字結果信號，所述數字結果信號具有從所述輸入信號導出的第一信號分量和從由所述模數轉換器電路的操作引入的誤差導出的第二信號分量。