[實用新型]旋鈕式數字編碼開關裝置有效
| 申請號: | 201721137111.2 | 申請日: | 2017-09-06 |
| 公開(公告)號: | CN207690064U | 公開(公告)日: | 2018-08-03 |
| 發明(設計)人: | 李曉輝;劉淵;李松輝;胡東平;費航 | 申請(專利權)人: | 大唐終端技術有限公司 |
| 主分類號: | G06F3/16 | 分類號: | G06F3/16 |
| 代理公司: | 北京中企鴻陽知識產權代理事務所(普通合伙) 11487 | 代理人: | 郭鴻雁 |
| 地址: | 300203 天津市濱海新區天津市空港*** | 國省代碼: | 天津;12 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 數字編碼開關 旋鈕式 狀態輸出端口 處理器 觸發中斷 旋鈕 狀態檢測電路 本實用新型 電源端口 端口連接 使用壽命 系統處理 消除信號 信號丟失 依次連接 接地 誤判率 抖動 電路 中斷 | ||
1.一種旋鈕式數字編碼開關裝置,其特征在于,包括處理器、旋鈕式數字編碼開關、狀態檢測電路、執行機構;所述處理器、狀態檢測電路、旋鈕式數字編碼開關、執行機構依次連接;所述處理器與執行機構相連接;
所述旋鈕式數字編碼開關包括旋鈕、觸發中斷端口、電源端口;所述旋鈕與觸發中斷端口連接;所述觸發中斷端口包括第一狀態輸出端口和第二狀態輸出端口;所述第一狀態輸出端口和第二狀態輸出端口分別與所述處理器的兩個GPIO接口對應相連,所述電源端口接地,用于為旋鈕開關狀態輸出接口提供低電平狀態。
2.根據權利要求1所述的旋鈕式數字編碼開關裝置,其特征在于,所述狀態檢測電路包括第一電阻、第二電阻、第一電容、第二電容;所述第一電阻的一端和第二電阻的一端分別連接電源電壓;所述第一電阻的另一端連接所述第一狀態輸出端口,同時連接所述第一電容的一端;所述第二電阻的另一端連接所述第二狀態輸出端口,用于為旋鈕式數字編碼開關的狀態輸出接口提供高電平狀態;所述第二電阻的另一端同時連接所述第二電容的一端;所述第一電容的另一端、第二電容的另一端接地。
3.根據權利要求1所述的旋鈕式數字編碼開關裝置,其特征在于,所述處理器選用的芯片包括但不限于型號為LC1860C_L0D0P0的基帶處理器芯片、型號為MSP432P401RIZXH的單片機芯片;所述處理器的芯片IO接口與執行機構相連接。
4.根據權利要求1所述的旋鈕式數字編碼開關裝置,其特征在于,所述執行機構為通過旋鈕調節參數大小的電子設備,包括但不限于音響、電壓表、電流表、收音機。
5.根據權利要求1所述的旋鈕式數字編碼開關裝置,其特征在于,所述處理器的芯片連接時鐘電路;所述時鐘電路為有源時鐘電路或無源時鐘電路。
6.根據權利要求5所述的旋鈕式數字編碼開關裝置,其特征在于,所述處理器選用MSP432P401RIZXH的單片機芯片時,所述時鐘電路為無源時鐘電路,所述無源時鐘電路包括晶振、第三電容、第四電容;所述處理器的第一時鐘管腳和第二時鐘管腳之間串聯晶振;所述晶振的一端并聯第三電容接地;所述晶振的另一端并聯第四電容接地。
7.根據權利要求5所述的旋鈕式數字編碼開關裝置,其特征在于,所述處理器選用LC1860C_L0D0P0的基帶處理器芯片時,所述時鐘電路為有源時鐘電路,所述有源時鐘電路包括晶振芯片、輸入電源;所述晶振芯片的電源管腳串聯第八電阻連接輸入電源;所述晶振芯片的輸入管腳連接處理器的IO端口。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于大唐終端技術有限公司,未經大唐終端技術有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201721137111.2/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:打印機系統
- 下一篇:一種基于FPGA可多路切換的JTAG下載器





