[實用新型]用于閃存的電荷泵仿真電路

有效

• 申請號: 201721055898.8
• 申請日: 2017-08-22
• 公開（公告）號: CN207302050U
• 公開（公告）日: 2018-05-01
• 發明（設計）人: 馬亮;張登軍;李迪;刁靜;劉大海;王曉廉
• 申請（專利權）人: 合肥博雅半導體有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50;H02M3/07
• 代理公司: 北京成創同維知識產權代理有限公司11449
• 代理人: 蔡純,張靖琳

技術領域

本實用新型涉及電路仿真，更具體地，涉及用于閃存的電荷泵仿真電路。

背景技術

閃存是一種長壽命的非易失性的存儲器，在沒有電流供應的條件下也能夠長久地保持數據，其存儲特性相當于硬盤。數據刪除是以固定的區塊為單位而非以單個字節為單位，區塊大小一般為256KB到20MB。閃存是電子可擦除只讀存儲器的變種，閃存與可擦除只讀存儲器不同的是，可擦除只讀存儲器是在字節水平上進行刪除和重寫，而閃存的大部分芯片需要按區塊擦除。因為其斷電時仍能保存數據，閃存通常被用來保存設置信息，如在電腦的基本程序、個人數字助理、數碼相機中保存資料等。

閃存器件實際存儲操作的物理機制要求電路提供遠高于電源輸入電壓的工作電壓，其操作的物理機制主要包括兩種：熱電子注入以及FN隧穿效應，這兩種操作一般都需要很高的電壓去完成。電荷泵電路作為片內的高壓產生電路是閃存系統中必不可少的組成部分。電荷泵電路是一種由電容和開關陣列組成的可以在片上集成的DC-DC轉換器，可通過電容內部耦合效應產生比外部電源電壓更高的電位勢。

閃存設計驗證過程長、仿真量大，占用大量的計算機資源。分析仿真過程發現，電荷泵電路占據大量的計算資源。而閃存電路中使用了數個電荷泵，電荷泵電路雖然結構簡單，電荷泵的工作頻率很高普遍在10MHz到1GHz，在對閃存的全局電路進行仿真時，一旦有電荷泵的開啟，電荷泵模占用大量的計算資源使仿真速度下降，浪費大量的計算機資源。

因此，期望進一步改進用于閃存的電荷泵的仿真電路和仿真方法，以減少計算量和節省計算機資源。

實用新型內容

本實用新型實施例提供一種用于閃存的電荷泵仿真電路，用于解決現有技術中的問題，實現了對閃存的仿真。根據本實用新型的一方面，提供一種用于閃存的電荷泵仿真電路，包括：電平轉移電路，用于根據使能信號和開關信號產生控制信號；以及傳輸門，用于在所述控制信號的控制下將供電電壓轉換成輸出電壓，其中，所述傳輸門包括依次串聯連接在其輸入端和輸出端之間的第一開關管、電阻和第二開關管，以及連接在所述電阻和所述第二開關管的中間節點和地之間的電容，所述輸入端接收所述供電電壓，所述輸出端提供所述輸出電壓，所述第一開關管和所述第二開關管的控制端接收所述控制信號。

優選地，所述電容用于模擬所述電荷泵的等效電容，所述電阻用于模擬所述電荷泵的等效電阻。

優選地，所述電荷泵提供正電壓，所述第一開關管和所述第二開關管為P型MOS晶體管。

優選地，所述電荷泵提供負電壓，所述第一開關管和所述第二開關管為N型MOS晶體管。

根據本實用新型的另一方面，提供一種閃存電路的仿真方法，所述閃存電路包括電荷泵以提供讀寫電壓，所述方法包括：在閃存電路中，采用上述的電荷泵仿真電路替代實際電荷泵電路，已獲得閃存仿真電路；根據實際電荷泵電路設置所述電荷泵仿真電路的電路參數；對所述閃存仿真電路進行仿真，以獲得所述閃存電路所需的電路參數。

優選地，所述閃存電路包括電荷泵以提供讀寫電壓，所述方法包括：所述電荷泵仿真電路的電路參數包括使能信號、開關信號、供電電壓、輸出電壓的數值和電平狀態，以及所述電阻和所述電容的數值。

本實用新型實施例提供的用于閃存的電荷泵仿真電路，該電荷泵仿真電路包括：電平轉移電路，用于根據使能信號和開關信號產生控制信號；以及傳輸門，用于在所述控制信號的控制下將供電電壓轉換成輸出電壓，其中，所述傳輸門包括依次串聯連接在其輸入端和輸出端之間的第一開關管、電阻和第二開關管，以及連接在所述電阻和所述第二開關管的中間節點和地之間的電容，所述輸入端接收所述供電電壓，所述輸出端提供所述輸出電壓，所述第一開關管和所述第二開關管的控制端接收所述控制信號。該仿真方法包括：步驟1，在閃存電路中，采用上述的電荷泵仿真電路替代實際電荷泵電路，獲得閃存仿真電路；步驟2，根據實際電荷泵電路設置所述電荷泵仿真電路的電路參數；步驟3，對所述閃存仿真電路進行仿真，以獲得所述閃存電路所需的電路參數。該電荷泵仿真電路減少了開關管的數量，從而降低了電路仿真期間的系統資源占用，以及提高了仿真速度。

與現有技術的電荷泵仿真電路相比，本實用新型的電荷泵仿真電路利用無源元件模擬電荷泵的等效電容和等效電阻，并且減少仿真電路中的有源元件(MOS晶體管)的數量。因此，該仿真電路減少了開關信號的仿真量，降低了閃存電路在仿真過程中對計算資源的占用率。

附圖說明