[實用新型]一種基于FPGA的多路模擬視頻字符疊加器

有效

• 申請號: 201721036083.5
• 申請日: 2017-08-18
• 公開（公告）號: CN207135194U
• 公開（公告）日: 2018-03-23
• 發明（設計）人: 劉銀華
• 申請（專利權）人: 杭州啟芯科技有限公司
• 主分類號: H04N5/445
• 分類號: H04N5/445;H04N7/18
• 代理公司: 杭州宇信知識產權代理事務所(普通合伙)33231
• 代理人: 喬占雄

1.一種基于FPGA的多路模擬視頻字符疊加器，包括主控模塊FPGA，其特征在于：還包括分別與主控模塊FPGA連接的字庫模塊、顯存模塊、行場同步信號分離模塊和信號疊加模塊；

所述主控模塊FPGA進行多路視頻字符疊加的協調以及控制；

所述字庫模塊用于存儲字庫數據；

所述顯存模塊用于疊加的字符的顯存，在監視器或屏幕上顯示的字符內容可映射到該存儲空間；

所述行場同步分離模塊用于從模擬視頻信號中分離出行同步信號和場同步信號，用于視頻的疊加時疊加時間的同步；

所述信號疊加模塊用于將模擬視頻信號和從顯存模塊中讀取出的數據進行疊加。

2.根據權利要求1所述的一種基于FPGA的多路模擬視頻字符疊加器，其特征在于：所述主控模塊FPGA內部還包括仲裁模塊，以及分別與仲裁模塊連接的MCU接口模塊、顯存控制模塊、字庫接口控制模塊和疊加模塊，疊加模塊還與顯存控制模塊連接；

所述MCU接口模塊實現對MCU的串行接口以及命令解析；

所述顯存控制模塊實現對顯存模塊的控制以及將顯存模塊的存儲空間映射到字符疊加后的屏幕空間；

所述字庫接口模塊實現對字庫模塊的控制，讀取字符的數據更新到顯存模塊中；

所述疊加模塊根據行場同步信號將顯存模塊的內容讀出并疊加在視頻信號上；

所述仲裁模塊實現各模塊之間的協調、命令解析。

3.根據權利要求1所述的一種基于FPGA的多路模擬視頻字符疊加器，其特征在于：所述主控模塊FPGA采用M5C06N3T100，支持4-8通道獨立視頻字符疊加。

4.根據權利要求2所述的一種基于FPGA的多路模擬視頻字符疊加器，其特征在于：所述字庫模塊采用串行接口的SPI Flash，其內部將提取的字符邊框和實體數據分開存儲，在疊加顯示的時候合并判斷輸出。

5.根據權利要求1所述的一種基于FPGA的多路模擬視頻字符疊加器，其特征在于：所述顯存模塊采用SRAM。

6.根據權利要求1所述的一種基于FPGA的多路模擬視頻字符疊加器，其特征在于：所述行場同步信號分離模塊采用LM1881器件。

7.根據權利要求4所述的一種基于FPGA的多路模擬視頻字符疊加器，其特征在于：所述信號疊加電路采用模擬開關實現。

8.根據權利要求7所述的一種基于FPGA的多路模擬視頻字符疊加器，其特征在于：所述模擬開關采用TS5A23157，所述TS5A23157有兩路開關，NC端輸入VIDEO_IN，與攝像頭輸出的視頻端子相連；COM端輸出VIDEO_OUT，直接與監視器相連；模擬開關的IN1與IN2端與FPGA的兩個I/O相連，NO端連接至串聯連接的分壓電阻R1和R2的中間節點。